-
一个用于锁相环开发的资料,请作为参考!
一个用于锁相环开发的资料,请作为参考!-A phase-locked loop for the development of the information, please as a reference!
- 2022-11-15 16:30:03下载
- 积分:1
-
package_control-master
从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)
- 2019-03-30 16:14:05下载
- 积分:1
-
HDB3码编码器
本文以FPGA为硬件平台,基于EDA工具QUARTUSⅡ为软件平台上对HDB3编/译码进行实现。由于在EDA的软件平台QUARTUSⅡ上不能处理双极性的信号,因此对HDB3码的编/译码的实现分为:软件部分和硬件部分。软件部分是基于QUARTUSⅡ的平台上对输入的码元进行编码和译码,通过系统仿真,验证了HDB3码的编译码的正确性;硬件部分采用CD74HC4052双四选一的数模选择器实现单极性到双极性的转换;采用AD790和SE5539实现双极性到单极性的转换。最后,通过仿真,验证了方案的正确性。
- 2022-10-23 04:50:03下载
- 积分:1
-
keygen
ISE 9.2 serials working
- 2021-03-29 14:39:10下载
- 积分:1
-
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件-displacement add hardware multiplier, based on FPGA VHDL prepared, containing all the documents
- 2022-06-19 21:07:11下载
- 积分:1
-
一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合...
一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合-FIFO realize a new method, verilog description, modelsim 6.0 through simulation, Quartue integrated
- 2023-01-18 15:40:03下载
- 积分:1
-
pps_ketiao_rb2
说明: FPGA程序,使用Verilog语言生成1个脉冲可调的PPS脉冲信号。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
- 2020-06-20 17:00:02下载
- 积分:1
-
Chip_74HC595
用Verilog描述了一款简单逻辑芯片74HC595的功能该芯片功能为:带输出锁存的8位移位寄存器(use the verilog to describe a simple chip 74HC595 with 8-Bit Serial-In, Parallel-Out Shift Reg and High-Current 3-State Outputs Reg)
- 2020-11-29 21:49:29下载
- 积分:1
-
vhdl4
VHDL Language Reference courses part4
- 2010-02-10 00:52:53下载
- 积分:1
-
ISE_uart
自己在ISE下用VHDL写的UART,简单,易懂(in ISE using VHDL was the UART, simple, understandable)
- 2021-03-08 21:59:28下载
- 积分:1