登录
首页 » Verilog » sdram_cmd命令集

sdram_cmd命令集

于 2022-05-10 发布 文件大小:1.67 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

sdram_cmd.v是控制sdram的命令集合。网上资料,是控制sdram的命令集合。网上资料。控制sdram的命令集合。网上资料控制sdram的命令集合。网上资料。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • gray_counter_vhd
    ldpc verilog code has been descripted in this program
    2017-12-06 01:05:36下载
    积分:1
  • sph-original-codes
    SPH的原始代码,希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)
    2020-10-22 10:27:23下载
    积分:1
  • train_controler
    train controler by verilog
    2012-09-03 16:16:23下载
    积分:1
  • 试验台的 cavlc entrope 解码器
    描述
    2022-01-23 10:08:11下载
    积分:1
  • Booth2_final
    该文件是booth乘法器的verilog源代码,经过最终的仿真,可以直接运行(This file is booth multiplier verilog code, after the final simulation, can be directly run)
    2015-05-08 09:29:56下载
    积分:1
  • source_file
    说明:  有限状态机 rtl code 和 TB验证环境(Finite state machine RTL code and TB verification environment)
    2020-08-13 15:05:19下载
    积分:1
  • asynchronous-fifo
    同步fifo的调用程序,调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
    2013-08-23 21:58:56下载
    积分:1
  • ahb_sram
    amba总线的ahb到sram的接口,Verilog代码,还算详细,算是不错的资料。(The AHB to SRAM interface of the AMBA bus)
    2020-06-30 13:40:02下载
    积分:1
  • AD_sample
    AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )
    2020-11-18 16:19:39下载
    积分:1
  • 基于RAM的同步FIFO设计与实现
    资源描述该代码通过例化ram,然后再利用读写指针的比较来判断full和empty的状态,从而实现了同步FIFO的设计
    2022-09-09 11:40:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载