登录
首页 » VHDL » 用VHDL的玛摩尼的ASIC设计

用VHDL的玛摩尼的ASIC设计

于 2022-02-21 发布 文件大小:6.81 kB
0 164
下载积分: 2 下载次数: 1

代码说明:

ASIC Design using VHDL by Shyam Mani

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • eeprom
    实现I2C协议下EEPROM存储的数据读写控制(Under I2C protocol to achieve read and write data stored in EEPROM control)
    2014-03-05 20:24:21下载
    积分:1
  • key_test
    fpga的按键程序,实现按键和led的对应点亮。(The key program of FPGA realizes the corresponding lighting between keys and led.)
    2018-04-13 00:00:28下载
    积分:1
  • Desktop
    qpsk的fpga实现,包含调制和解调部分,使用verilog语言(FPGA implementation of QPSK)
    2019-03-16 02:52:26下载
    积分:1
  • ad5791
    在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。(AD5781,Digital signal convert to Analog signal)
    2021-04-20 14:28:50下载
    积分:1
  • 移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1....
    移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数和乘数的高位补0,扩展成8位。 2. 乘法依次向右移位,并检查其最低位,如果为1,则将被乘数和部分和相加,然后将被乘数向左移位;如果为0,则仅仅将被乘数向左移位。移位时,被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后,乘法结束。 -err
    2022-04-10 04:29:26下载
    积分:1
  • Ultrasound
    软件环境:TI的zstack协议栈 硬件:CC2530无线单片机 功能:利用超声波模块实现测距(该模块型号:HC-SR04 在淘宝上非常常见) 可测2厘米到3米距离(Software environment: TI' s zstack protocol stack hardware: CC2530 wireless microcontroller features: use of ultrasonic ranging module (the module Model: HC-SR04 on Taobao very common) can be measured 2 cm to 3 meters)
    2020-12-28 23:39:02下载
    积分:1
  • UART的源(格版)
    UART 源码 (lattice version)-UART source (lattice version)
    2022-10-19 10:25:04下载
    积分:1
  • 6_ImageBasic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
    2020-10-20 20:07:24下载
    积分:1
  • ComunicationRealizationBetweenFPGAandSerialInterfa
    说明:  杜晓斌和陈兴文-FPGA和单片机串行通信接口的实现一文提出了FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232 协议,给出了发送模块的vhdl源代码。 (杜晓斌and陈兴文-FPGA single-chip serial communication interface and the realization of a text proposed by the FPGA and MCU serial data communications solutions. In the communication process in full compliance with the RS232 protocol is given to send the VHDL source code modules.)
    2008-11-18 15:41:34下载
    积分:1
  • SRAM6bit
    sram 6bit仿真模型,verilog编写(sram 6bit simulation model, verilog prepared)
    2021-03-16 13:59:22下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载