SP3E平台ARM7

低密度校验码 ，很好用的代码，功能已经实现编码和译码(fpga ldpc)

FPGA UART 发送端程序 verilog语言编写 9600波特率 实用(UART transmit side program verilog language 9600 baud)

中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)

APB 是 AMBA 3 协议家庭的一部分。它提供一个低成本的界面，优化为最小的功率消耗和减少的界面的复杂程度。APB 接口到任何外围设备，低带宽并不需要高性能的流水线的总线接口。APB 了 unpipelined 协议。所有的信号转换只与有关的时钟，使 APB 外设容易融入任何设计流量的上升沿。每一次转让需要至少两个周期。APB can 接口的 AMBA 先进的高性能总线建兴 (AHB Lite） 和 AMBA 先进的可扩展接口 （希）。你可以使用它来提供对外围设备的可编程控制寄存器的访问。

说明：  有关risc-v cpu的问题,里面有一些有关cpu的设计(The problem of risc-v can be solved)

说明：  I2C MASTER DESIGNED by Verilog

不同类型的加法器和乘法器在 verilog 中实现。这些都是： 携带看加法器，carryskip 加法器，booth 型乘法器，阵列乘法器

一种十字路口交通灯在matlab环境中的实现源码(Traffic lights at the crossroads)

说明：  对fpga的学习有一点帮助，属于较为基础的部分(It has a little help to the study of FPGA, which belongs to the more basic part)