登录
首页 » Verilog » SP3E平台ARM7

SP3E平台ARM7

于 2022-02-21 发布 文件大小:4.64 MB
0 159
下载积分: 2 下载次数: 1

代码说明:

spartan3e 开发板上调试ARM7功能,添加了基本的IO与UART,代码包括逻辑部分与Keil C测试工程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 精简的UART232 FPGA代码
    FPGA verilog  的RS232代码, RS232是常用的PC与下位机通信的协议,而FPGA属于可编程器件,在目前的深度学习,机器视觉等领域应用前景十分良好, RS232对于新手FPGA有良好的借鉴作用
    2022-02-03 11:16:55下载
    积分:1
  • VHDL
    A Full adder using half adder unit in vhdl
    2010-01-05 11:39:14下载
    积分:1
  • 编码的 booth 型乘法器
    这是编码的 booth 型乘法器。输入具有 32 位和输出是 64 位。您可以使用 is_signed 信号来确定符号和无符号的输入和输出 !
    2023-06-18 15:10:03下载
    积分:1
  • EDA-traffic-lights-control-system
    EDA的交通信号灯的控制系统的程序,设计一个交通信号灯控制器,由一条主干道和一条支干道汇合成十字路口,在每个入口处设置红、绿、黄三色信号灯,红灯亮禁止通行,绿灯亮允许通行,黄灯亮则给行驶中的车辆有时间停在禁行线外。(EDA traffic lights control system procedures)
    2013-04-18 20:09:42下载
    积分:1
  • VGA为FPGA顶点4
    应用背景控制VGA口。包括;SRC文件合成文件模拟文件;关键技术此代码已在Xilinx的FPGA技术实现在顶点4;技术:Xilinx Virtex系列VGA
    2022-04-08 23:24:25下载
    积分:1
  • 网络上的芯片
    设计处理最小化路由器端口五口三个端口,这样我们可以节省功耗和面积。
    2023-04-01 01:15:04下载
    积分:1
  • Verilog流水整除算法
    借助于实际计算除法的经验,比如11(1011)除以2(0010)(注:以二进制的方式进行),我们首先会比较被除数的最高位是否大于等于除数2,显然该例中1小于10,那么商0,再向下一位看,此时为10,与除数相等,商1余数为0;继续看被除数后一位为1小于除数2,商0,再向下一位看,此时为10,与除数相等,商1余数为1;这样连续比较四次便得到了最后的结果。商为5(0101),余数为1;
    2022-08-08 11:24:59下载
    积分:1
  • U_XMIT
    8位并行转穿行发送程序,波特率可自行设置,经检验有实用效果(8-bit parallel transfer walk through the sending program, the baud rate can be set up their own practical effect inspection)
    2013-03-15 19:05:49下载
    积分:1
  • ISE为开发环境,Verilog语言编写程序
    以ISE为开发环境,Verilog语言编写程序。功能:FPGA控制 LCD_1602动态显示秒表(In the development environment of ISE, Verilog language is used to write programs. Function: LCD_1602 dynamic display stopwatch controlled by FPGA)
    2020-06-20 00:00:02下载
    积分:1
  • Xilinx_AXI
    说明:  AXI verilog designs with testbench: AXI-lite, AXI, AXI-stream
    2020-04-21 01:18:30下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载