加法器和乘数

说明：  基于FPGA的w5300开发代码，使用与w5300芯片，目前代码已经经过长期测试(W5300 development code based on FPGA, using W5300 chip, the code has been tested for a long time)

可在FPGA上运行的8051 IP coore，是学习FPGA及SPOC的好资料。 (8051 IP coore, can be run on the FPGA is good information to learn FPGA and SPOC.)

介绍 verilog 语言，用于实现包括乘法计算两个 32 位数字。在码，我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。

说明：  并行读写14路串口数据，数据被写入FIFO，在收到读写信号后，SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)

在此，我设计了一个高面积效率事半功倍，少FIR 滤波器呈现。分布式运算（DA），已被用于 实施的一般版本的不对称位串行方案 FIR滤波器，以4输入的最佳优点基于LUT的 FPGA的结构。此外，我们还推出了 修改在累加器阶段，实现进一步的节约。 所提出的滤波器的设计和与Altera合成 的Quartus II，并实施了的Stratix FPGA器件上。我们的研究结果 相较于以前的LUTless秀降低面积要求 DA架构。

VHDL Bible. It is a must read for any front end vlsi designer.

在quartus下搭建的数字锁相环，能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)

该源代码是实现14路并行的16QAM的调制，以及解调，其中还包含测试文件，已经在altera FPGA上面实现了其正确性，可以直接拿来使用。

AMBE2000的压缩数据输出输入的Verilog代码，实现了自回环（loopback）效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)

常用的异步FIFO empty full 标志位 读出剩余usedrd 写入数量usedwr