关于格 CPLD ufm 演示

应用背景本项目采用Verilog实现洗衣机的程序，它可以使用数字LED显示剩余时间。另外，它还可以使用不同的led_shining显示程序，它的运行了。而且我用BASYS2仿真和运行。在这个节目中，我会是有价值的使用几乎所有组件。关键技术有限状态机Verilog  ；ISE熟练的状态控制

自己写的7人表决器的verilog程序，实现4人以上通过则通过的功能。(Seven people to write their own voting machine verilog program to achieve four or more people pass through function.)

说明：  8位大小比较器的VHDL源代码，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs(eight compared with the size of the VHDL source code, Magnitude Comparator VHDL description of a 4-bit magnitude comparator inputs with expansion)

ISE环境下Verilog编程实现机械按键去抖(ISE Verilog programming environment under mechanical debounces)

本书以Xilinx公司的FPGA开发平台为基础，综合FPGA和无线通信技术两个方向，通过大量的FPGA开发实例，较为详尽地描述了无线通信中常用模块的原理和实现流程。全书共有13章。第1章介绍无线通信的背景知识；第2～4章简要讲述FPGA开发技术的原理、Verilog HDL语言及相应软件开发平台的使用方法；第5～12章较为详细地介绍数字处理的硬件开发基础，以及无线通信系统各个模块的原理与FPGA实现；第13章引导读者完成WCDMA系统部分关键技术的FPGA实现，以提高读者的工程开发能力。

THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE

一些简单的Verilog代码，小例程，比如求平均值、七段数码管等等(Some simple Verilog code, small routines, such as averaging, seven digital tubes and so on)

Verilog语法教程，适合初学者，详细(Verilog instruction book)

Verilog UART is written in this file

能实现输入0.5 1 5块钱的累加，然后对应购买的商品价格进行比较，显示找的钱数或错误灯(MY English is very good)