网站首页

线性反馈移位寄存器的随机数发生器

于 2022-02-13 发布文件大小:110.96 kB

 0  177

下载积分: 2 下载次数: 1

我要下载

代码说明：

线性反馈移位寄存器的最右侧位称为输出位。水龙头是 XOR 按顺序和输出位，然后反馈到最左边的位。在最右边的位置的位序列的叫做输出流。双边投资条约中的线性反馈移位寄存器状态影响输入被称为水龙头（在图中的白色）

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL硬件描述语言作业
VHDL硬件描述语言作业-VHDL hardware description language operations

2022-03-19 16:26:25下载

积分：1
数字和显示-DE2-115
这是一个设计可以执行二进制的十进制数转换的组合电路中的练习和二进制-编码-十进制 (BCD) 加法。

2022-01-24 12:56:55下载

积分：1
rc6_decryption
rc6 algorithm designed based on verilog and is verified

2020-12-01 21:59:28下载

积分：1
xspUSB
关于usb调试相关测试代码，用于测试和适配等(usb coding for testing , verigy, for studing usb and fpga)

2020-06-22 23:00:01下载

积分：1
20190718 - Copy
说明： this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device

2020-06-21 21:20:02下载

积分：1
一个在FPGA芯片上实现UART功能的vhdl源代码，提供了UART的集成
一个在FPGA芯片上实现UART功能的vhdl源代码，提供了UART的集成-an FPGA chip to achieve UART function vhdl source code, providing integrated UART

2022-01-21 03:04:04下载

积分：1
dazhuankuai
基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)

2013-11-26 09:40:37下载

积分：1
DDR (double rate) SDRAM controller reference design Verilog code, can be directl...
DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good

2022-11-05 09:15:03下载

积分：1
pcf8563
pcf8563，在quartusII下VERILOG编写的数字时钟程序，8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)

2013-12-24 21:46:21下载

积分：1
BCH3
BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)

2021-01-26 11:58:36下载

积分：1

696516资源总数
106914会员总数
0今日下载

线性反馈移位寄存器的随机数发生器

0 个回复

热门标签

热门下载