登录
首页 » Verilog » 1 bit full adder

1 bit full adder

于 2022-02-12 发布 文件大小:1.02 kB
0 181
下载积分: 2 下载次数: 1

代码说明:

`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company:  // Engineer:  //  // Create Date:    19:40:20 01/09/2019  // Design Name:  // Module Name:    fulladder  // Project Name:  // Target Devices:  // Tool versions:  // Description:  // // Dependencies:  // // Revision:  // Revision 0.01 - File Created // Additional Comments:  // ////////////////////////////////////////////////////////////////////////////////// module fulladder(     input a, b, cin,     output s, cout     ); assign s=a^b^cin; assign cout= a&b| b&cin | cin&a; endmodule

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CPLD_PWM
    一个在CPLD,EPM70128上实现的PWM控制源程序。(A CPLD, EPM70128 realize the PWM control on the source.)
    2008-07-25 12:43:39下载
    积分:1
  • wireless
    基于FPGA DE0以及niosII的射频无线发送程序,采用spi接口操作无线模块nrf24l01(To spi interface operation wireless module nrf24l01 of FPGA DE0, as well niosII RF wireless transmitter program)
    2012-12-02 22:46:14下载
    积分:1
  • LaSaNewNB_M88E1111_TCP1000mhz
    用FPGA,基于M88E1111芯片实现的TCP/IP协议的千兆网,将协议封装成IP核(With the FPGA, the TCP/IP protocol based on the M88E1111 chip is used to encapsulate the protocol into IP core)
    2018-02-08 13:23:07下载
    积分:1
  • jjj
    实现了四bit计数器的功能,使用的是VHDL语言描述(Four-bit counter, using the VHDL language description)
    2012-12-20 10:53:46下载
    积分:1
  • 简单的全加器语言代码
    这是一个简单的 1 位全加器语言代码 " 时间刻度 1ns / 1ps 模块 1BitFullAdder ( 输入, 输入的 b 输入的 cin 输出 s 输出 cout) ; 分配 s = a ^ b ^ cin ; 分配 cout = (& b) |(& cin) |(b 和 cin) ; endmodule //Test 工作台 " 时间刻度 1ns / 1ps
    2022-02-03 18:26:33下载
    积分:1
  • ldpc
    说明:  ldpc的算法介绍及其fpga上硬件实现(Introduction of LDPC algorithm and Its FPGA implementation)
    2020-06-22 20:40:01下载
    积分:1
  • ulpiereport.tar
    开源的ULPI IP核,可用于USB3300芯片的开发(openSource ULPI IP core which could be used for USB3300 chip development)
    2020-07-02 06:40:02下载
    积分:1
  • 32_lvds_test
    说明:  Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • prob1
    UART program for fun(UART)
    2009-11-18 10:26:04下载
    积分:1
  • AT070TN83
    at070tn83 800x480 tft lcd verilog 測試 quartus 文件 (800x480 tft lcd at070tn83 testing project file)
    2020-12-07 15:39:21下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载