登录
首页 » VHDL » verilog2000更新部分,请对照前一个标准。加入了一些新的支持

verilog2000更新部分,请对照前一个标准。加入了一些新的支持

于 2022-02-04 发布 文件大小:44.26 kB
0 208
下载积分: 2 下载次数: 1

代码说明:

verilog2000更新部分,请对照前一个标准。加入了一些新的支持-verilog2000 update, a former control standards. The inclusion of some new support

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 全数字fsk调制解调的实现 verilog源码
    全数字fsk调制解调的实现 verilog源码-All-digital realization of fsk modem verilog source code
    2023-04-11 15:55:04下载
    积分:1
  • attachments_2010_01_29
    dct and idct vhdl code
    2010-03-24 23:08:41下载
    积分:1
  • 不同加法器 vhdl 代码
    乘数是其中一个关键硬件块在大多数数字和高性能系统中如 FIR 滤波器、 数字信号处理器和微处理器等。随着技术的进步,许多研究者试过和正在尝试设计提供或者以下高速度、 低功耗、 规律的布局的乘数,从而较少的地区或在乘数的他们甚至组合。从而使它们适合于各种高速度、 低功耗,和紧凑的超大规模集成电路的实现。然而面积和速度是两个相互冲突的约束。所以提高速度结果总是在较大的地区。所以在这里我们尝试找出解决方案了他们两个之间的最佳贸易。一般我们所知乘法会中两个基本步骤。部分产品,然后添加。因此在这个项目中我们有第一次尝试设计不同加法器和比较它们的速度和复杂性的电路即占领的地区。
    2022-04-20 15:21:48下载
    积分:1
  • RS_DesignNote
    Reed-solomon decoder, encoder design note
    2010-08-16 09:16:04下载
    积分:1
  • shift_reg
    Shift reg in vhdl, a first example to start
    2011-03-27 10:35:25下载
    积分:1
  • adaptive
    这是基于MATLAB编程实现自适应滤波器,并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)
    2009-06-24 13:26:32下载
    积分:1
  • 多倍(次)分频器 请注意: 本例的各个源描述的编译顺序应该是: 52_divider.vhd 52_divider_...
    多倍(次)分频器 请注意: 本例的各个源描述的编译顺序应该是: 52_divider.vhd 52_divider_stim.vhd-Times (times) divider Please note: This case is described in various sources to compile the order should be: 52_divider.vhd 52_divider_stim.vhd
    2023-05-29 11:35:04下载
    积分:1
  • VerilogHDL
    基于verilog convolutional coding 的卷积编码(verilog convolutional coding )
    2012-05-09 22:56:42下载
    积分:1
  • dds
    基于单片机的DDS信号发生器,具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)
    2011-09-02 15:39:02下载
    积分:1
  • VerilogHdlPracticeAndSystemDesign
    本RAR包括《Verilog-HDL实践与应用系统设计》一书中的全部例子,这些例子全部通过了验证。第七章以后的设计实例,不仅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。(The RAR includes " Verilog-HDL Practice and Application of system design," a book full of examples, all passed validation. Chapter VII of the future design examples, not only examples of Verilog-HDL, but also attached, including VB, VC++ source code, etc., and even DLL generation methods explained in detail.)
    2009-11-10 19:40:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载