网站首页

简单的全加器语言代码

于 2022-02-03 发布文件大小:81.93 kB

 0  137

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个简单的 1 位全加器语言代码 " 时间刻度 1ns / 1ps 模块 1BitFullAdder ( 输入，输入的 b 输入的 cin 输出 s 输出 cout) ；分配 s = a ^ b ^ cin ；分配 cout = (& b) |(& cin) |（b 和 cin）； endmodule //Test 工作台 " 时间刻度 1ns / 1ps

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

viterbi
viterbi decode by verilog

2019-06-18 00:55:40下载

积分：1
FPGA_5
无SDRAM的PCI采集,给出PCI采集的FPGA程序，桥芯片也为PLX9054，已验证通过(No SDRAM, PCI capture, given FPGA PCI acquisition program, bridge chips for PLX9054, has been verified by)

2015-01-07 22:57:46下载

积分：1
clock_FPGA_verilog
简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))

2012-11-03 10:35:49下载

积分：1
RS
说明：通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)

2013-07-18 16:09:22下载

积分：1
lab_5
Introduction to learn laboratry with altera quartus II 9.1

2016-12-12 01:24:52下载

积分：1
CRC-Verilog
此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16(this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY)

2007-01-03 10:47:43下载

积分：1
sgiarcs
ARC firmware interface defines.

2015-06-27 18:50:37下载

积分：1
fpga_dsp_simple
dsp和fpag通信的测试程序，包含整个工程和signaltap测试信号。(the the dsp and fpag communications test procedures, including the entire the engineering and signaltap test signal.)

2013-04-14 15:17:20下载

积分：1
TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能
TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能，使用该模块，需要注意的是，工作的时钟频率应该搞于ts流的输入时钟 2 倍以上，这样完成对ts流的低码流到系统时钟频率的转换和同步功能

2023-03-20 10:45:04下载

积分：1
histogram_new
Verilog语言描述，统计图片的像素值直方图(Verilog，Pictures of the pixel value histogram statistics)

2021-03-04 17:39:31下载

积分：1

696516资源总数
106914会员总数
0今日下载

简单的全加器语言代码

0 个回复

热门标签

热门下载