简单的全加器语言代码

FIFO是一种先进先出内存队列，具有管理

用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)

本控制器与博世参考模型测试

本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)

沃尔什函数发生器工程文件，Quartus Ⅱ 13.0版本(Walsh Function Generator)

利用VHDL语言编写的4*4键盘扫描程序，经过测试，可以放心使用。(Using VHDL language 4* 4 keyboard scanning procedures, tested, safe to use.)

I2C从机代码，按照I2C基本协议用verilog语言编写，包含了测试模块，建议用xilinx设计套件，加载代码和测试。

Cores are generated from Confluence a modern logic design language. Confluence is a simple, yet highly expressive language that compiles into Verilog, VHDL, and C

REEDSOLOMON source code

基于FPGA的数字系统设计,包含原理、工程应用和案例。(FPGA-based digital system design, including theory, engineering applications and cases.)