基于FPGA的SPI flash 模型，包括对Flash的擦除、读、写等。

收集的关于数字锁相环的理论模型和分析讨论，适用于FPGA的数字电路设计。(Theoretical models and analysis and discussion about digital PLL collected for FPGA-based digital circuit design.)

VHDL Code For Full Adder By Data Flow Modelling

说明：  简单的一个Verilog小程序，适合刚接触的人群(A simple Verilog small program, suitable for people just contact)

就是生成原始波形数据，设计Verilog代码，把数据加载到初始ram中，再调用数据进行仿真，仿真实现波形还原，和进行合成之类。

基于verilog的FFT设计，使用vivado作为开发平台(Verilog based on the FFT design, the use of vivado as a development platform)

一个用Verilog写的电子锁工程，带testbench。(An electronic lock project written in Verilog with testbench.)

应用背景基于ZC706和AD9361实现MIMO无线信号的检测，接收端采用最大似然检测算法实现信号的检测。检测出发射端发送额BPSK信号。当然也可以是QPSK，16QAM,64QAM等信号。关键技术接收端需要进行信号的粗同步检测、精同步检测，粗频偏估计、精频偏估计和频偏补偿，信道估计，残留相位跟踪和最大似然检测算法来检测出发射信号。

32位全加器，另有一个采用流水线的版本，是基于verilog语言的，很实用，希望对大家有所帮助(32-bit full adder, while a pipelined version，code is based on verilog language, it is practical, we hope to help)

蓝牙是一种标准协议的设备 （如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP，开源免费蓝牙基带控制器和高层次软件栈

可综合的Verilog语法（剑桥大学，影印）.(A comprehensive Verilog Grammar (University of Cambridge, photocopy).)