FPGA基于verilog语言的pll数字锁相环

周立功Fusion StartKit，fpga开发板的实验例程，Flash Memory初始化RAM实验(ZLG Fusion StartKit, fpga development board test routines Flash Memory Initialize RAM experiments)

fpga 对sdram的读写 在quartus平台下可以仿真实现

基于FPGA的图像算法实现，包含了matlab的算法验证，利用xilinx的开发环境在FPGA上实现了算法，最终通过了验证。

用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)

rmii 以太网接口时序源代码，值得开发借鉴的哦(verilog hdl)

利用stm32F407实现的等精度测频，可以精确测量频率，误差很小(The equal precision frequency measurement realized by stm32F407 can accurately measure frequency with little error.)

jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)

这是一个计算机组成原理综合性实验：设计8位cpu。该cpu是8bit的代码，包含有4个寄存器，一个存储器，还有alu以及控制器。一共可以实现16条指令。(This is a computer composition principle of comprehensive experiment: Design 8 cpu. The cpu is 8bit code contains four registers, a memory, as well as alu and controllers. A total of 16 instructions can be achieved.)

在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码(Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester)

VHDL 源码模块，可以实现最经典原PWM，可以用于电源，电机的控制()