verilog实现VGA显示

FPGA与DSP的EMIF通信，EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)

使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A，它可以工作到 5 Mb/s 我已经用它在 DE2 板，你下载它和可以将复制到您的项目，然后使用它直接

QPSK调制下的（5,7）卷积码的编码和维特比译码与BPSK调制下（5,7）卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)

用verilog状态机实现的自动售货机，是一次课程作业，参考了网上的例子进行了修改(Automatic vending machine implemented with Verilog state machine)

PRBS的验证就是PRBS的产生的反过程，具体方法是Transceiver接收端首先将收到的数据寄存一拍（并行 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

说明：  自己收集的quartus2 教程以及vhdl语言教程，和如何在quartus中使用modism仿真 ，希望对大家有用(Tutorial quartus2 own collection, as well as language tutorials vhdl and quartus how to use modism, useful for all of us hope)

FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)

FFT源代码64。

产生SH,SP,RS,SP,φ1,φ2驱动脉冲，用于驱动TCD1501的的源代码(To generate SH, SP, RS, SP, φ1, φ2 drive pulse for driving TCD1501 source code)

应用背景 Verilog 实现 MIPS32 V1整数指令集， 5级流水线CPU 没有文档，按照流水线划分模块，代码注释多，便于理解。FPGA验证通过，可综合。 关键技术五级流水线MIPS处理器verilog源码，实现MIPS32的整数指令，代码风格好，注释清晰，适用于计算机体系结构的理解及实践，了解MIPS体系结构有很大帮助