登录
首页 » VHDL » 程序是用硬件描述语言(VHDL)实现:4×4键…

程序是用硬件描述语言(VHDL)实现:4×4键…

于 2022-01-31 发布 文件大小:301.23 kB
0 204
下载积分: 2 下载次数: 1

代码说明:

程序主要是用硬件描述语言(VHDL)实现: 4*4键盘扫描,简洁明了,通俗易懂,比较适合VHDL初学者-procedure was used in hardware description language (VHDL) to achieve : 4* 4 keyboard scan, concise, easily understood and more suitable for beginners VHDL

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于Verilog的PCI总线接口的设计及应用
    基于Verilog的PCI总线接口的设计及应用-Verilog-based PCI-bus interface design and application.
    2023-01-05 03:35:06下载
    积分:1
  • 基于路由器的实现交叉
    路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有5个路由单元的第0位。对于北仲裁器输入,是所有5个路由单元的第1位。对于北仲裁器输入,是第1位
    2022-11-06 11:20:03下载
    积分:1
  • power_control
    四轴动力模块,用一个顶模块控制,输入有:油门(20档);指令;水平仪控制指令,4个输出口(Axis power modules, with a top module control inputs are: accelerator (20 files) instruction Level control instructions, four output ports)
    2013-12-26 20:57:03下载
    积分:1
  • RS232_VHDL
    FPGA控制RS232来实现串口通信,非常好的串口程序。(FPGA control RS232 serial communication to achieve very good serial procedures.)
    2020-12-28 14:49:01下载
    积分:1
  • 计时器程序设计
    利用Quartus 综合简单的计时器功能,欢迎大家下载、参考。谢谢大家的支持!
    2023-05-24 21:20:03下载
    积分:1
  • VHDL of many examples, including the LED, lcd, keypad, digital control and so on...
    vhdl的很多例子,包括LED、lcd、按键、数码管等等,非常的实用。-VHDL of many examples, including the LED, lcd, keypad, digital control and so on, very practical.
    2023-05-20 00:25:04下载
    积分:1
  • using VHDL prepared by the LED display driver circuit design source
    用VHDL语言编写的LED显示器驱动电路的设计源程序-using VHDL prepared by the LED display driver circuit design source
    2023-07-22 14:55:03下载
    积分:1
  • 单周期cpu
    说明:  该文件包含了实现单周期cpu的全部代码以及实验报告,包括仿真波形以及烧板过程(This file contains all the codes and experimental reports of realizing single cycle CPU, including simulation waveform and download process)
    2019-12-14 20:55:42下载
    积分:1
  • imports
    说明:  displayport 参考设计,可以对比自己工程做验证,另有参考设计XAPP1178未找到,采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)
    2021-01-11 16:58:50下载
    积分:1
  • VHDL 算术逻辑单元ALU_复旦
    我是复旦的研究生。这是用VHDL写的ALU,仿真通过,压缩包里包括了每个源代码,而且都有相应的testbench,你直接加入你的工程当中就可以进行验证。设计时。我使用Modelsim环境来编写的。
    2023-06-11 02:05:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载