程序是用硬件描述语言（VHDL）实现：4×4键…

fir低通滤波器 用于dspbuilder pll：25nss data 400khz sin 10.8khz 已通过测试。 (fir low pass filter for dspbuilder pll: 25nss data 400khz sin 10.8khz has been tested.)

边界扫描技术相关资料，含各个模块的介绍。很有参考价值。(JTAG TAG CONTROLLER)

说明：  led学习控制l44444444444444(led verilog led ccccccc)

Flappy bird是一个相当有名的游戏，由越南的开发者 — —MrDong H.Nguyen iOSand Android 平台上。用简单的但是非常太有趣了，它只是吸引了数以百万计世界各地的人们下载和玩了。它具有最佳免费应用程序的应用商店和播放存储由的节拍 1 号2014 年 1 月。在这个游戏中，玩家必须尝试到一只鸟飞，避免管道的控件。核战鸟直通管 player‟s 得分将由一个折痕。试着控制只鸟飞过来，只要你可以，你可以得到分别奖牌与你的分数。这个游戏的 facinasting 的启发，决定尝试到的 we‟re 创造了这个游戏用 vhdl 实现的 DE1 板。We‟ll 有一些不同的想法比较原始医管局东的版本。We‟re 希望我们的努力将使游戏更多的乐趣和更多的挑战也

simple code based on verilog shifter , cla ,clg

哈希算法FPGA实现代码，采用MD5算法，并给出了仿真波形。(MD5 hashing algorithm for FPGA implementation code)

说明：  pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)

half band filter code

高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的，发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL （非常高速度集成电路硬件描述语言），合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i