登录
首页 » VHDL » du to fpga 4*4 keyscan verilog

du to fpga 4*4 keyscan verilog

于 2022-01-25 发布 文件大小:1,018.00 B
0 164
下载积分: 2 下载次数: 1

代码说明:

基于fpga的4*4键盘扫描verilog程序-du to fpga 4*4 keyscan verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ssi_tx
    VHDL同步串口发送部分,基于Xilinx ISE的编程平台(synchronous serial port sending part on VHDL)
    2021-01-18 20:08:43下载
    积分:1
  • 即使
    偶数分频,包括验证程序,verilog实现,可综合-Even-numbered sub-frequency, including the verification process, verilog realize, can be integrated
    2022-04-22 19:15:58下载
    积分:1
  • ahb 总线协议
    本文以 VHDL 语言编码得到了 AMBA 与 AHB 总线仲裁。这里在本文中,我们设计了 AMBA 总线协议,将用于多奴隶通信环境,多主
    2022-01-25 21:18:17下载
    积分:1
  • AT89C51-DPSK
    基于单片机和FPGA实现DPSK调制解调的功能和分类比较。(MCU and FPGA implementation based on DPSK modulation and demodulation functions and classification comparison.)
    2011-01-06 19:16:16下载
    积分:1
  • 8051core-Verilog
    8051core-Verilog FPGA
    2021-02-02 21:59:59下载
    积分:1
  • VHDL programming language introduced the basic grammar, and some programming exa...
    介绍了VHDL编程语言的基本语法,和一些编程实例-VHDL programming language introduced the basic grammar, and some programming examples
    2023-02-13 15:55:04下载
    积分:1
  • fm_parcial
    this is a simulation fm in simulink mathlab this is one program with pll
    2012-11-30 10:02:10下载
    积分:1
  • VHDL描述的自定义交织器
    交织器主要是对输入数据按照一定的规则打乱以便减少数据中过长的连0或者连1的出现。交织矩阵为行列矩阵,msgin为输入比特,msgout为交织输出比特,row和rol为交织器的行和列,可以通过改变col改变交织深度。先把输入的比特流数据改变为一个矩阵,再按照一定的方式输出为比特流数据
    2022-03-15 22:36:53下载
    积分:1
  • MAC_TxScheduler
    Ethernet MAC-MII interface of Transmit
    2014-02-15 00:35:25下载
    积分:1
  • Viterbi译码器的编解码器的设计 用Verilog实现
    Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog
    2022-09-18 21:30:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载