-
C控制ADC的使用,主要是控制写入,控制状态。
利用c控制adc,主要是控制字写入,状态控制。-C control the use of adc, is mainly controlled write, the state of control.
- 2022-08-17 18:44:11下载
- 积分:1
-
LabView
说明: 阿尔泰PCI8664的采集卡labview程序(PCI8664,labview,programm)
- 2021-04-14 16:48:55下载
- 积分:1
-
simple eight CPU, containing PDF files. They can check details
简单的8个CPU,包含PDF文件。他们可以查看详细信息
- 2022-07-03 13:41:23下载
- 积分:1
-
组合下载器SCH-3-RENEW
说明: 有自己制作的下载器原理图,包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装,一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
- 2019-02-28 17:27:16下载
- 积分:1
-
VHDL电子抢答器的实现。有多个文件,主控件是用图行实现。其余各功能模块用VHDL实现...
VHDL电子抢答器的实现。有多个文件,主控件是用图行实现。其余各功能模块用VHDL实现-VHDL electronic Responder realized. A number of documents, the main controls are using maps the bank. The remaining modules using VHDL
- 2022-03-14 00:36:42下载
- 积分:1
-
基于NiosⅡ的2 de2_tvproject
本演示使用VGA输出和DVD播放器播放视频和音频输入
- 2022-01-26 03:44:01下载
- 积分:1
-
FPGA中按键弹跳消除模块的研究与应用,原理和例子都非常好
FPGA中按键弹跳消除模块的研究与应用,原理和例子都非常好-FPGA to eliminate bounce in key research and application modules, principles and examples are very good
- 2022-02-20 02:12:06下载
- 积分:1
-
USB 1.1 PHY的代码,verilog语言
USB 1.1 PHY的代码,verilog语言
USB 1.1 PHY的代码,verilog语言
USB 1.1 PHY的代码,verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
- 2022-01-25 23:39:51下载
- 积分:1
-
vhdl,无进位同步计数器,完成6进制加,输出6进制序列数
vhdl,无进位同步计数器,完成6进制加,输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
- 2022-09-12 08:25:03下载
- 积分:1
-
CPLD_DEMO_OK
可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
- 2011-01-12 21:09:45下载
- 积分:1