SDRAM读写控制的实现与Modelsim仿真

六十进制计数器，显示0到60.可以用数码管显示。(Six decimal counter 0-60 can use the digital display.)

基于FPGA XILINX平台实现8层电梯的控制系统设计，编程语言为verilog，IDE平台为VIVADO。 该代码实用，可以提供参考。系统采用模块化设计，方便代码移植、集成，代码的激励文件测试需要自己编写一下，比较简单

FIR带通、带阻滤波器设计，需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)

Verilog 写的HDMI接口源程序及说明文档(HDMI interface verilog code and specificaiton paper)

TI公司的DAC5578驱动程序，经测试过的，CSDN资源分享(DAC5578 Driver of TI Company Tested and CSDN Resource Sharing)

if(key_delay>5)//抖动处理  {  if(key_value>0)//松手后无法进入该语句 {  if(!f_onkey)// 疑问！在松手后 key_value为0，这个语句的内容还能执行吗？ {  请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

说明：  用VERILOG语言实现的频谱分析仪（FFT)(VERILOG language with the Spectrum Analyzer (FFT))

简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)

新手教学代码流水的呢，非常简单一看就懂，欢迎交流

该源代码下载之Altera官网，使用于Altera公司提供的3C120板子，但是里面的千兆以太网的程序还是可以借鉴的。它使用了Altera公司提供的Triple-Speed-Ethernet的IP核构建了Qsys系统，然后在nios2中编写程序。