SDRAM读写控制的实现与Modelsim仿真

用Verilog语言实现了UART串行通信协议(Verilog language used to achieve a UART serial communication protocol)

verilog编写的1024点的fft快速傅立叶变换代码                                                                                                                                                     

FPGA verilog 实现任意位宽的移位相乘法，有符号小数或者有符号整数相乘。函数调用方式(FPGA verilog achieve any bit-wide shift multiplication , signed or signed decimal integer multiplication . Function call )

说明：  16点verilog FFT，可供参考学习使用(16 points Verilog FFT can be used for reference)

这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式，他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&；nbsp；

此应用描述了步进式发动机控制器， 你可以控制发动机

关于HDMI显示的程序，实现了HDMI接口的驱动设计，支持SiI9134驱动芯片，采用RGA或YCRCB格式显示，HDMI采用TMDS显示，最大速率可达433MHz。

资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。

FPGA控制AD7705进行AD采样verilog代码，测试了可以直接用

zybo1_FPGA_Design_Flow_using_Vivado，基于zybo实现加法器功能，zybo简单例程。