SDRAM读写控制的实现与Modelsim仿真

quartus verilog 逻辑分析仪， 检测数字信号（与示波器检测模拟信号对应），vga显示输出。经过本人调试可用。

有关同步fifo仿真的一个textbench，当写FIFO的时候，一个上升的时钟沿一来，并且写信号有效，读信号无效时，数据逐个写入FIFO存储器中。我们在这里设置FIFO的宽度为4，深度为15。因此在写满FIFO之后，我们让存储器自动产生满信号，而经过仿真波形可知道在满信号有效的时候，读信号有效而写信号无效，数据依次从FIFO中读出，并且读出的顺序正好是写入的先后顺序，实现了“先入先出”。而我们设置下面几个信号的原因就是为了更好的确保FIFO存储器在读空之后不再读，写满之后不再写。需要特别的注意exp_data，对它可以对输出的数据进行对比，从而来看输出的数据是否真的是我们所期待输出的数据

这是一个瑞萨R78/G13的SPI演示程序，详细的放置了说明，很有用的源码(This is one of the SPI Renesas R78/G13 demonstration program, placed a detailed description of very useful source)

MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电， 采样精度为12位，单通道采样率为1.0GSPS，典型功耗为3.14W。 芯片采用本单位创新研制的 高速采样/保持技术、高速模数信号转换技术及自动校准技术，保证器件的高速度和高动态特 性。 为方便PCB板设计和后级FPGA/ASIC数据采集， MXT2021提供可通过SPI编程配置的LVDS 接口。

I2C slave功能模块的一种实现方式，简单易根据自己实际需求做修改，已经过FPGA验证可以很好的工作

在国外网站搜索的好东西，一起分享。内部含有verilog格式的源代码。很有参考价值。

一个用Verilog写的电子锁工程，带testbench。(An electronic lock project written in Verilog with testbench.)

基于grain-128a算法的流加密模块(Stream encryption module based on grain-128a algorithm)

一个简单的FM调制模块，FM发射，用Verilog编写，基于Xilinx SPARTAN6 XC6LX9开发(A simple FM modulation modules for FM transmitter, using Verilog prepared, based on XILINX SPARTAN6 XC6LX9 Development)

此程序为32位的CRC校验程序，我们利用verilog语言较容易的编写串行的CRC校验程序，但是在一些情况下需要并行的处理数据，在此编写了4位并行的CRC校验程序。 包括了CRC主程序和测试程序。