AHB总线代码

10G网络 CRC-32 CRC-64计算代码(10G Network CRC-32 CRC-64 Computing Code)

FPGA控制外边led，并实现跑马灯等多种效果，用户可以自行控制(FPGA control outside led)

this is code verilog

二维DCT将N个块×N个像素从空间域变换到频域。在压缩之前，在存储器中的图像数据被分成多个块。每个块由8×8个像素。图。图2示出了在所得到的系数块中，左上角的系数表示直流成分或像素块的平均亮度。移动到右边的系数代表高增长水平空间频率。向下移动时，系数代表增加垂直空间频率。在右下角的系数代表最高的对角频率。由于其在图像压缩的优势，是一个有趣的研究课题，邀请许多研究人员，以及其他参加。这样可以使DCT的许多算法的开发。

基于grain-128a算法的流加密模块(Stream encryption module based on grain-128a algorithm)

这是 32 位输入 Booth 型乘法器。 此模块具有 64 位输出。 本模块还具有确定输入的状态，无论符号或无符号的 is_signed 输入

说明：  包含一个ALU，实现斐波那契数列的计算。1.接受两个6位二进制输入。2.通过手动输入的时钟驱动每个周期进行一次计算。3.结果输出到led灯（使用NEXYS4开发板）(Including an ALU to realize the calculation of Fibonacci sequence. 1. Accept two 6-bit binary inputs. 2. Each cycle is driven by a clock input manually. 3. Output to LED lamp (using NEXYS4 development board))

说明：  文档中的verilog代码实现了FPGA与SSI总线的数据协议链接(Verilog code in the document of the FPGA data bus protocol and SSI links)

详细讲述TURBO码的FPGA实现原理，可作参考，不是码源(A detailed account of the FPGA implementation of principle of the TURBO code can be used as reference, not source code)

VCS详细学习资料。内涵专业研究院所内部培训资料。适合于初学者学习使用，易于上手。(VCS learning)