基于FPGA的课程设计

AD采集模块,设计模块采集AD5270的输出数据(AD Collection module Design module to collect the output data of AD5270 )

DAC VHDL code using SPI method

利用VERILOG语言，实现一种小数分频！可以修改分频比！

边界扫描技术相关资料，含各个模块的介绍。很有参考价值。(JTAG TAG CONTROLLER)

8 位解码器使用 verliog，fpga，使用 verliog，fpga，使用 verliog，fpga，使用 verliog，fpga，使用 verliog，fpga，使用 verliog，fpga，使用 verliog，fpga，使用 verliog 的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯的8 位解码器上的 led 指示灯fpga， 8 位解码器使用 verliog，fpga 上的 led 指示灯上的 led 指示灯

在fpga下 ，完全用verilong编写的以太网程序，可以进行tcp/IP通信，请不要用在商业用途中，谢谢

能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号，液晶屏幕并不能正常显示，需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)

这给了主从模式的 JK 触发器，可以用来排除竞争周围条件。欢迎大家下载、试用。谢谢大家的支持！

描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现(Description Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how)

实现QPSK系统的调制解调仿真，基带成形滤波器采用升余弦滚降滤波器，将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)