UART串口传输的Verilog RTL

Xilinx system generator

从历史上看制定，以确保邮件上，保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序，所以密码学是一门研究的科学方面的科学这些技术 （加密和密码） 和它本质上基于算术 [1]。加密自成立以来，技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 （比特）替换和换位方法仍然是但现在仅用于两个主要因素 （0 和 1）。因此，加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界，这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES，RSA 等信息的编码。然而，这些加密方案似乎不理想对图像应用中，由于某些固有特征图像 （如数据容量和冗余量大，其中是烦恼的传统加密 [3]。此外，这些加密方案上需要额外的操作，压缩的图像数据，从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息，数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6） [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w"，大量的优势舍入"r"和密钥长度"b"变量。

说明：  一种基于FPGA的调频连续波方位向多通道 FMCW SAR的实时成像信号处理方法及FPGA，包 括：步骤一、计算重构矩阵；步骤二、重构方位向 多通道数据，包括：步骤2 .1、对各个通道的回波 数据沿方位向分别间隔补零，并进行方位向傅里 叶变换；步骤2 .2、将方位向傅里叶变换之后各个 通道方位向相同位置的点组合为一个向量并与 重构矩阵相乘，得到重构完成的方位向数据；(An azimuth multichannel FMCW based on FPGA FMCW SAR real-time imaging signal processing method and FPGA, package Including: Step 1: calculate the reconstruction matrix; step 2: reconstruct the orientation Multichannel data, including: step 2.1, echo of each channel The data is compensated with zero along the azimuth direction respectively, and the azimuth Fourier is carried out Step 2.2, after the azimuth Fourier transform The points of the same position in the channel azimuth are combined into a vector and are connected withThe reconstruction matrix is multiplied to get the reconstructed azimuth data Step 2.3. Repeat step 2.3 for the data of different distance gates)

Spartan 3e - Active Power Meter-Spartan 3e- Active Power Meter

vhdl,序列信号检测模块，此模块检测1110010，可改为任意序列，输出电位为1为检测出，否则为0-vhdl, sequence of signal detection module, this module testing 1.11001 million, can be changed to an arbitrary sequence, the output potential of an as detected, otherwise 0

3g-sdi驱动器，用于全高清视频FPGA解决方案(3g-sdi driver)

基于VHDL的多路抢答器，用LCD12864进行显示(Multiplex answering device based on VHDL is displayed with LCD12864)

说明：  基于HSPICE实现的反相器链，并分析电路延时(Inverter chain based on HSPICE, and analyze circuit delay)

说明：  由忆阻器机制设计蕴含逻辑，内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)

用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的-CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG