登录
首页 » VHDL » 用于故障检测的正交拉丁方算法

用于故障检测的正交拉丁方算法

于 2022-01-28 发布 文件大小:7.71 kB
0 187
下载积分: 2 下载次数: 2

代码说明:

纠错和单故障检测代码使用正交拉丁方是用VHDL语言写的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • (Oxford)-Computer-Arithmetic--Algorithms-a-Hardwa
    Computer Arithmetic (press 2000)
    2012-01-27 09:45:29下载
    积分:1
  • Verilog&Vhdl混语言对SDRAM的控制源代码,提供了很好的例子,顶层文件为sdrm.v!...
    Verilog&Vhdl混语言对SDRAM的控制源代码,提供了很好的例子,顶层文件为sdrm.v!-VerilogVhdl mixed language SDRAM control of the source code, provided a good example of top-level documents sdrm.v!
    2022-03-18 22:36:54下载
    积分:1
  • 步进电机
    此代码是用于旋转一个步进电机所需的方向。
    2022-10-22 10:05:04下载
    积分:1
  • IIC
    fpga实现的IIC通信的例程,注释很详细(fpga implementation of serial communication routines, comments in great detail)
    2021-03-24 16:29:15下载
    积分:1
  • 基于Verilog的2FSK的性能
    对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率(移频键控),是信息传输中使用得较早的一种调制方式。它的主要优点是:实现起来较容易;抗噪声与抗衰减的性能较好;在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog
    2022-09-18 22:45:03下载
    积分:1
  • clock_6
    ds1302时钟驱动程序,已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)
    2020-06-24 12:00:02下载
    积分:1
  • fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过...
    fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim
    2023-07-19 00:45:03下载
    积分:1
  • 32_lvds_test
    Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • ZEDBOARD
    说明:  ZEDBOARD的管脚分配图和约束文件,包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
    2021-03-23 21:19:15下载
    积分:1
  • MIPS处理器的组员大作业,可以直接运行,提交,环境是quartus
    MIPS处理器的组员大作业,可以直接运行,提交,环境是quartus-MIPS processor crew great job, you can run directly, the author, the environment is quartusII
    2023-05-21 22:20:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载