Electronic clock and simulation of VHDL procedures vhdl source code

使用 7 赛格 LED 显示屏车载 （地址和数据字段） 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。 （为激励标记!!) 还提供以下附加功能： (a) 一个计时器设施 （提供启动和停止按钮），找到一个事件所需的时间。 (b) 一个报警设施 （设置和重置警报）。我们可以有多个闹钟吗？ 我们可以在哪里显示的短 （神秘） 消息提醒吗？ (d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。

基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop

基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机(FPGA and SOPC based on the use of VHDL language EDA 32-bit Nios CPU and the DMA design of embedded systems Tetris game)

一個紅外線感測電路的設計，是經由opa來設計。(An infrared sensing circuit design, is designed by opa.)

fpga控制da产生幅值频率可调的正弦波程序(the fpga Control da produce the amplitude adjustable frequency sine wave program)

使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域

MIG IP控制DDR3读写测试，于MIG IP核用户接口时序较复杂，这里给出扩展接口模块用于进一步简化接口时序。(MIG IP controls DDR3 reading and writing tests, and the time sequence of MIG IP kernel user interface is more complex.)

NIOS II IDE 编程， uart_txd测试程序，仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.

this a vhdl code for usb-this is a vhdl code for usb

利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)