101序列检测器

说明：  FPGA核心板EP4CE10F17C8电路原理图(Circuit schematic diagram of EP4CE10F17C8 core board of FPGA)

三层电梯的详细电路 Foundation版 包括强行开关门打断(Elevator control Foundation project)

说明：  MATLAB的SIMULINK和FPGA联合设计滤波器等，摆脱了传统的代码设计。(MATLAB's SIMULINK and FPGA jointly design filters and so on, and get rid of the traditional code design.)

同步与异步FIFO的verilog实现，包括源代码，testbench，测试以及综合通过，还有相关参考资料(Synchronous and asynchronous FIFO verilog achieve, including source code, testbench, test and integrated through, as well as related references)

VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)

使用VHDL编写数字蜂鸣器音乐，整个项目文件，可直接使用 (Use VHDL to write 1602led driver, the entire project file, and can be used directly.)

PCIe demo sample code

驱动 SDRAM 而言，简单可以分为以下四项操作： （一） 初始化 （二） 刷新操作 （三） 读操作 （四） 写操作 初始化令 SDRAM 就绪，刷新操作就是不失掉内容（数据），读操作就是从 SDRAM 哪 里读取数据，写操作就是向 SDRAM 写数据。其中，读写操作又有单字读写，多字读写 还有页读写。 本代码针对单字读写

说明：  在Xilinx环境下编写的vhdl程序，实现推箱子的游戏任务，界面很漂亮。(Xilinx environment in the preparation of the VHDL program, realized the game viewing tasks, the interface is very beautiful.)

verilog实现UART收发功能，硬件平台为spartan 6，软件平台为ise14.7(verilog implement UART rx and tx function)