101序列检测器

说明：  基于fpga的ad采样程序 可控制ad9226对信号进行采样(Ad9226 signal sampling can be controlled by ad9226 sampling program based on FPGA)

自动化仿真平台的搭建使用代码，经过具体的仿真和优化，发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)

This is the Spartan 3E tutorial_02.

本代码是基于可编程门阵列flield视频图形阵列实现。该代码是使用Verilog

在Nexys4开发板上实现一个时钟的显示，利用了视觉暂留的功能实现数码管的输出，但因为时间问题，小时的位数只设计了一位，需要两位的话加一位即可。

dma传输控制程序，Verilog编写，通过编译，完全可用

注意：是verilog语言写的 一bit的全加器，实现4位数的串行加法器，一个时钟能完成一次一bit的全加(Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder)

Real time Clock DS1307 interacing with PIC using I2C.

4tap FIR filter in verilog code

这份是verilog新手学习的模块化设计，新手通过这份资料可以很快上手verilog，该份资料几乎包括在verilog后续的学习中需要的各个模块。