-
zhentongbu_VerilogHDL
帧同步的VHDL程序源代码,巴克码同步实现。(Frame synchronization of the VHDL source code, Barker code synchronization)
- 2012-05-26 19:35:40下载
- 积分:1
-
Using-fpga-implementation-SDI
用fpga实现SDI( xapp1014-xilinx-sdi)赛灵思原厂资料(Using fpga implementation SDI (xapp1014-xilinx-sdi) Xilinx original data)
- 2013-10-29 15:02:18下载
- 积分:1
-
hgfdg
Quartus?
II 相关的语言 详细介绍了VHDL verilog软件开发过程(Quartus ?
II related language detailed introduces the verilog VHDL software development process
)
- 2011-07-31 00:24:42下载
- 积分:1
-
SPI_Code(Verilog)
SPI总线硬件描述语言Verilog下的实现,含主模式和从模式的实现,经过仿真验证,可作为一个单独的模块使用(SPI bus under the Verilog hardware description language to achieve with the main mode and slave mode realization, through simulation, can be used as a separate module uses)
- 2021-05-13 13:30:02下载
- 积分:1
-
Spartan-6-PCIE_tutorial1
xilinx Spartan 6 PCIE仿真教程,PIO方式,带有TLP包分析。(XILINX PCIE tutorial device spartan6
PCIE core version V2.4)
- 2020-11-23 19:19:33下载
- 积分:1
-
modelsim_gaosi
说明: 用matlab将图片转成灰度图TXT,再通过verilog将数据导入FPGA中,采用高斯滤波算法来处理,再将处理后的图片数据导出到TXT中。(The image is transformed into gray-scale image TXT by MATLAB, and then the data is imported into FPGA by Verilog, processed by Gauss filter algorithm, and then the processed image data is exported to TXT.)
- 2020-05-28 16:20:09下载
- 积分:1
-
吠陀乘数
它是一种算法,它是用来在超大规模集成电路的乘法2
- 2022-08-13 05:00:33下载
- 积分:1
-
modelsim输出文件代码演示 verilog
资源描述
modelsim输出文件代码演示 verilog 内含头文件和testbench.Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式。
- 2022-03-04 02:46:20下载
- 积分:1
-
verilog编写的一个fir滤波器,
本代码实现一个fir滤波器,结合matlab对数据进行进行验证,最后用modesim对编写的代码进行仿真,最终用matlab和fpga实现一个功能正常的fir低通滤波器,这里附有源代码,并且用verilog代码编写,具有很大的参考作用对于刚学习fpga的朋友,希望你们能真正的对所学的东西感兴趣,这个是我上传代码的初衷,希望你们学业进步,继续做一个对技术有信心的人才。
- 2022-08-14 19:24:41下载
- 积分:1
-
半加器
半加器使用Verilog编码用于Xillinx
- 2022-02-25 13:50:25下载
- 积分:1