登录
首页 » Verilog » 3780点FFT/IFFT的实现代码,已经在硬件上验证同过了

3780点FFT/IFFT的实现代码,已经在硬件上验证同过了

于 2022-01-26 发布 文件大小:13.77 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

这是实现一个关于dmbt 3780点的fft 的算法的verilog code,该代码已经完成了硬件验证,为了捞点分,我把箱底的东东拿出来给大家分享了,希望对正在做这方面的同志提供一点帮助,唉

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • nios2_led_one
    使用nios2点亮一个led灯,使用软件quartus13.0,开发板de2-115(nios2 led quartus13.0 de2-115)
    2013-12-11 14:32:16下载
    积分:1
  • source
    说明:  altera fpga 实现fft,用fft IP核,有matlab仿真代码(Altera FPGA implementation of FFT, FFT IP core, matlab simulation code)
    2020-12-18 20:29:11下载
    积分:1
  • 静态哈夫曼编码
    对一个256长度的,数据为0-9的数据序列,进行哈夫曼编码。
    2023-01-01 14:50:03下载
    积分:1
  • FPGA
    无线通信FPGA实现的代码 有matlab和verilog(FPGA implementation of wireless communication code matlab and verilog)
    2012-09-17 10:39:40下载
    积分:1
  • SRAM6bit
    sram 6bit仿真模型,verilog编写(sram 6bit simulation model, verilog prepared)
    2021-03-16 13:59:22下载
    积分:1
  • spi_test
    基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • verilog自动售货机程序
    可选择饮料类型的基于FPGA的自动售货机
    2022-03-20 22:13:10下载
    积分:1
  • DAC_VHDL
    DAC VHDL code using SPI method
    2016-11-09 19:53:01下载
    积分:1
  • 简单的32位RISC CPU内核
    我是在韩国仁荷大学学生。这是项目结果的计算机体系结构。它的 CPU 核心,32 位 RISC 系统。它可以在 300 MIPS opreated。1cycle / 1instruction 系统。它提出简单的哈佛架构。和做简单的算术逻辑。
    2022-01-28 09:03:42下载
    积分:1
  • dds32_1
    说明:  频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)
    2011-04-14 13:45:22下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载