cache 闪存 快速缓存

vhdl code for programming

Lab view using FPGA traing on lcd pannel

使用VHDL编写语言，巧妙的利用计数器和循环输出一个坐标系，由于VHDL出现负数比较麻烦，全部由正数代替，输出一个原点在中心，半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。(Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive number, the output an origin at the center, radius 128 256 256 coordinates. Convenient coordinate transformation and coordinate to do with this algorithm.)

基于VHDL语言的基带线路码产生电路设计（毕业论文），内涵完整的源代码(Based on VHDL language baseband line code generation circuit design (Thesis), meaning the complete source code)

加性高斯白噪声生成的VERILOG实现，包含所有的testbench文件。可直接使用(Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly)

FPGA产生纳秒脉冲,可用于驱动激光雷达

在fpga上实时实现图像的直方图均衡化，有效利用fpga芯片的片内资源，不需要添加片外的存储芯片。本代码是基于ycbcr处理的，其实只对亮度分量进行直方图均衡化，之后同步cb，cr颜色分量，避免偏色问题！代码接口为y,cb,cr,以及行场信号，hs,vs,de.最终的处理效果可以达到在pc机上的效果，但是比pc块很多，几乎可以实时完成处理

用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)

一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)