流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一...

mico8  vhdl  project lattice出的小资源mcu 256luts  值得学习

说明：  图像采集 VGA输出 图像的边缘 ov7670(V image acquisition VGA output image edge)

可用的24位x24位的booth乘法器的verilog代码(24X24 booth muplily)

步进电机驱动，32等级速度，带加减速度控制。verilog编写。(step motor driver,32 level speed.)

说明：  基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)

VHDL实现简单的8位CPU doc文件上有源代码-VHDL simple eight CPU doc documents Active code

轴系测试程序，多通道输入输出，实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)

用Hspice实现一个三输入异或门，并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)

mealy fsm å’Œmoore fsm-mealy Fsm and moore Fsm

verilog语法说明，包含verilog golden reference guide，verilog 2001语法(verilog golden reference guide)