-
微型 sd 卡 interface(sdmode)
本代码实现了sd卡接口驱动功能,实现了在sdmode下50Mbps的读写速率,也可以通过添加额外的命令来实现100Mbps的速写速率,而文件系统的实现可以在本接口的基础上来轻松完成,从而实现针对你的应用所需要的功能,本代码非常易读,大家可以轻松看懂!
- 2022-10-23 06:50:04下载
- 积分:1
-
DE2_CCD_detect
de2,altera fpga
- 2011-04-14 11:14:32下载
- 积分:1
-
pipeline_FPGA
FPGA流水线设计的资料,可以作为学习FPGA开发并行操作的一个经典教材,具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)
- 2011-07-02 12:00:57下载
- 积分:1
-
PLL
FPGA板上的锁存器PLL控制代码(verilog代码)(FPGA board latch the PLL control code (Verilog code))
- 2021-03-19 17:29:19下载
- 积分:1
-
用Verilog实现的中值滤波代码
在ISE下的中值滤波代码,采用的Verilog HDL语言,已经验证通过,方法简单,适合初学者使用,欢迎改进交流。。。。。。。。。。
- 2023-05-17 13:00:03下载
- 积分:1
-
iq_balance
调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
- 2021-04-23 17:48:47下载
- 积分:1
-
ass1_3_safe
The objective of this project is to design and implement the controller for an electronic safe. You will interface a 16-button keypad to the NIOS boards. The combination code of the safe will be the last
- 2011-03-05 01:17:22下载
- 积分:1
-
02_基于ZYNQ的SOC入门基础
说明: VIVADO pl端文档 基于zynq 7020(vivado soc pl example text of zynq)
- 2020-06-17 11:40:02下载
- 积分:1
-
一个8位处理器结构,源码分析
说明: 关于一个8位处理器的分析,和源代码,VHDL语言设计,经过测试(on an eight processors, and source code, VHDL design, the test)
- 2005-12-27 21:39:45下载
- 积分:1
-
RAM
这是个双端口双端口ram的定义,当然读者在此基础上还可以扩充(This is a dual-port dual-port ram definition, of course, on the basis of the readers can also be expanded)
- 2009-05-24 11:41:19下载
- 积分:1