登录
首页 » Verilog » FIFO verilog 代码

FIFO verilog 代码

于 2022-01-25 发布 文件大小:2.30 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备,先入先出(FIFO)存储器的需要,以适应useof在I2C在I2C。 WithFIFO存储器,一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面,如果快速和低设备连接togetherwithout缓冲器时,快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中,在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sound_ranging
    改VHDL代码可以实现超声波测距的功能,其精确度达到US级,可以用七段数码管显示其数值(sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging )
    2014-06-13 20:42:03下载
    积分:1
  • AD9226
    FPGA控制AG9226进行采样的代码,并用signaltap测试了一下其正确性(FPGA control AG9226 to sample the code, and use signaltap to test the correctness of the demo.)
    2020-12-19 17:19:09下载
    积分:1
  • verilog HDL
    说明:  DS18B20温度模块,LCD1602显示(DS18B20 Temperature Module, LCD1602 Display)
    2020-09-04 15:08:06下载
    积分:1
  • avnet_edk12_4_xbd_files
    安富利SP605开发板ISE12.4版本的XBD文件,里面包括了开发板所有的接口,包括硬件和软件设计(Avnet SP605 development board ISE12.4 version XBD file, which includes the development board all interfaces, including hardware and software design)
    2014-04-20 21:56:05下载
    积分:1
  • ug835-vivado-tcl-commands
    说明:  Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比,Vivado可以说是全新设计的。无论从界面、设置、算法,还是从对使用者思路的要求,都是全新的。看在Vivado上,Tcl已经成为唯一支持的脚本,此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports development of FPGAs and Zynq 7000s in the 7 series and beyond. Compared with the previous ISE design suite, Vivado can be said that the new design. No matter from the interface, settings, algorithms, or from the user ideas, are new. Look at Vivado, Tcl has become the only supported script, this file is vivado tcl command collection.)
    2020-10-26 22:50:00下载
    积分:1
  • Cordic实现Sin Cos, Verilog
    verilog语言实现的cordic算法,计算sin cos三角函数
    2023-06-11 16:25:04下载
    积分:1
  • 双精度浮点核心Verilog
    应用背景IEEE-754标准的双精度浮点单元。4操作(加法,减法,乘法,除法)的支持,以及4的舍入模式(最近,0,Inf,-Inf)。本机还支持非规格化数,这是罕见的因为大多数浮点单位对非规格化数为零。单位可以运行在185 MHz的时钟频率高达一个Virtex5目标设备。关键技术特征•该单元被设计为同步到一个全局时钟。所有寄存器都在时钟的上升沿更新;•所有寄存器可以重置一个全局复位;的乘法运算是破碎的利用25×18多块在Virtex5 dsp48e片。25 x 18乘补码块将进行24×17无符号乘法,所以它需要9 dsp48e切片进行53×53位乘法需要加倍的双精度浮点数的 ;- fpu_double V是顶层模块。输入信号是;1)时钟& nbsp;2)RST  ;•3)使能及;(4)rmode舍入模式) ;5)fpu_op(操作码) ;6)OPA(64位浮点数) ;7)OPB总线(64位浮点数) ;•输出信号是;(1)输出(64位浮点输出);(2)准备好了(输出准备好);3)底流 ;•4)溢出;5)精确 ;6)例外及;•7)无效和;•每个操作都需要以下数量的时钟周期来完成;•1、另外:20个时钟周期;•2、减法:21个时钟周期;•3、乘法:24个时钟周期;•4、71个时钟周期;这比一些浮点单元长,但支持非规格化数需要几个逻辑层次和较长的潜伏期。
    2023-04-22 14:45:02下载
    积分:1
  • stopwatch-based-on-VHDL
    基于VHDL的电子秒表的设计,使用VHDL语言描述一个秒表电路,利用QuantusII软件进行源程序设计,编译,仿真,最后形成下载文件下载至装有FPGA芯片的实验箱,进行硬件测试,要求实现秒表功能。(Design of electronic stopwatch based on VHDL)
    2013-11-27 15:42:41下载
    积分:1
  • callback
    说明:  This is code of UVM CALLBACK function.
    2020-06-24 15:40:02下载
    积分:1
  • M_M
    此为数学形态滤波器消燥的代码,用于一维信号,涉及一个具体的例子,需要的话可以自己修改,修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)
    2013-08-29 21:36:37下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载