登录
首页 » VHDL » 编码器程序

编码器程序

于 2022-01-25 发布 文件大小:105.04 kB
0 191
下载积分: 2 下载次数: 1

代码说明:

用于编码器计数,速度能够达到5ms/1圈,速度很快,而且杂波也很好,能够准确应用。已应用在工程中很多年

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ALOHA
    this program is a simulation for Aloha
    2012-11-13 11:38:10下载
    积分:1
  • 提供了100个vhdl硬件编程语言的例子,由简单到复杂
    提供了100个vhdl硬件编程语言的例子,由简单到复杂-100 provides a hardware programming language VHDL examples, from simple to complex
    2023-06-02 23:35:03下载
    积分:1
  • 10_100fsrb.pdf
    Ethernet Media Access Controller
    2014-04-30 19:56:17下载
    积分:1
  • 频率计,VERILOG代码,含详细 中文注释.
    频率计,VERILOG代码,含详细 中文注释.-Cymometer, VERILOG code, containing a detailed Chinese Notes.
    2023-05-22 17:20:02下载
    积分:1
  • build a music player with nios 2
    build a music player with nios 2
    2023-01-23 06:00:03下载
    积分:1
  • can_controller
    基于FPGA的VHDL,can总线控制的设计与实现,在ISE下弄的。(FPGA-based VHDL, can control the design and implementation of the bus, get under the ISE' s.)
    2011-05-05 23:32:25下载
    积分:1
  • ste_svpwm
    实用Verilog编写的SVPWM程序,产生出SVPWM波形,可用于实现同步电机或者异步电机的空间矢量控制算法。(Practical Verilog of SVPWM written procedures, resulting in the SVPWM waveform can be used to implement the space vector control algorithm of the synchronous motor or induction motor.)
    2021-04-18 16:58:52下载
    积分:1
  • COSTAS环载波同步
    说明:  how to come ture a costas loop in FPGA with verilog,it is very useful on project
    2019-05-07 11:12:02下载
    积分:1
  • 这是用VHDL实现的8位加法器,对新手有点帮助。
    这是用VHDL实现的8位加法器,对新手有点帮助。-This is achieved using VHDL adder 8, a little help to novices.
    2022-07-20 21:54:41下载
    积分:1
  • sdr_sdram
    文章详细讲述了sdr_sdram控制器的使用和编程思想(sdr_sdram)
    2009-06-11 01:48:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载