光纤陀螺仪信号调制解调Verilog源码

《UVM实战》书籍配套源代码，学习UVM的必备参考(UVM reference book, very useful)

使用verilog语言实现锯齿波的产生，完美调试成功(The use of Verilog language to produce sawtooth waves)

说明：  serdes中的8B/10B编码 verilog实现(Implementation of 8B / 10B coding Verilog)

Verilog code to implment the 16 bits logic multiplier. The output is also 16bits including the document to describe the implement in detail .

学习FPGA的优秀资料，从基础知识到开发设计再到仿真，很不错的FPGA学习资料(Excellent Teaching Materials for Learning FPGA)

说明：  基于数据通路和控制器的高校简单PPM设计(PPM design based on datapath and controller)

说明：  verilog实现awgn信道噪声的代码，支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )

bch 编码和译码，用硬件语言vhdl实现(bch edcode and decoder)

闹钟设计模块引用分、秒、小时模块，并且为了能够对闹钟实现12小时设置，而且表示上下午的灯、设置的闹钟时间与原时钟互不影响，另外对上述三个模块进行了复制和修改。包括顶层模块，60进制计数器（6进制和10进制），24进制计数器（12进制），分频器 1.基本功能     ——能显示小时、分钟、秒     ——能调整小时分钟时间     2.提高要求     ——设置任意闹钟     ——12小时和24小时任意切换     ——整点报时

说明：  quartus vitual jtag代码使用接口，通过该接口模板方便使用者通过jtag在线读取FPGA的数据。(The quartus virtual JTAG code uses an interface, through which users can read FPGA data online.)