firstinfirstout block

数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL          设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能          够进行一些简单设计的Verilog HDL建模。  缩略语清单：对本文所用缩略语进行说明，要求提供每个缩略语的英文全名和中文解释。  参考资料清单：请在表格中罗列本文档所引用的有关参考文献名称、作者、标题、编号、发布日          期和出版单位等基本信息。

可调电阻AD5270的Verilog测试读写功能代码(a test code for AD5270 to write and read)

fpga驱动TLC7528程序，相当好用，绝对能用(FPGA PROGRAM OF TLC7528)

用verilog语言的实现FIFO存储器，以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)

GPU编程的经典之作,值得一读。 GPU运算效率比CPU高出一截，学习GPU编程会大有裨益(a book for GPU_Programming)

说明：  该模块实现了FPGA的uart串口收发功能(The module realizes UART serial port transceiver function of FPGA)

应用背景本设计的目的是实现对IEEE-754 1985标准的最低要求浮点运算，使用简单的算法，具有类似功能的要求。该项目的一个重要目标是提供一个设计，可能对单片机领域提供浮点计算的方便，无需对硬件的影响巨大消费或软件执行速度的缓慢。执行和规范的优先级，但通过仿真验证应该是执行，以证明最终实施的正确性。关键技术该体系结构可以概括为2个不同的标量管道，共用一个普通控制单元。除此之外，外部乘法器连接到重要 C PI的5。某些人需要一些O之间的数据传输这两家管道，因此它们是由几个数据线互连。该设计将实施浮点操作的实例所需的1985，通过仔细选择算法。为设计类似于通用处理器的流水线，这是明显的，选用的算法与现有的软件实现共享的特点如果IEEE-754。在SP eedup一个软件实现主要是通过一个更合适的数据宽度来实现的，以及利用以及一些硬数据的路由选择两管道。

资源描述描述了PID控制规律及控制器实现及用Simulink建立PID控制器及构建系统模型与仿真方法

ϵͳʱ