用Verilog编写的USB下载线程序实现USB协议和JTAG…

Simple vhdl description to show numbers on 7-segment s on Altera DE2 board.

说明：  FPGA——IP_RAM实验： 创建IPRAM核，单端口，10位地址线（256字节），8位数据线（每字节8byte），读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode：控制LEDC显示 1：mode1，从k1~k3输入data的低4位，ledb计时，从0~f，计时跳变沿读取k1~k3的值，存入RAM 8个数之后，从RAM输出数据，用leda显示，同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)

XCZ7035的硬件平台使用说明 包括USB接口(XCZ7035 hardware platform instructions Including USB interface)

说明：  i2c module，有i2c主机和从机模块(i2c module verilog VHDL base on i2c protocol)

msk比特误码率matlab仿真 匹配滤波器(the msk bit error rate matlab simulation matched filter)

A VANET research program

ad9230的配置程序，差分输入输出，verilog(ad9230 configuration program, verilog)

使用verilog实现全数字16QAM调制器，载波频率1MHZ，数据比特流的速率为100Kbps,(the modulation of 16QAM based on FPGA)

simple code based on verilog shifter , cla ,clg , ALU ,PC, decoder , tb_top

基于Verilog HDL的通信系统设计(Design of communication system based on Verilog HDL)