登录
首页 » VHDL » 分频程序

分频程序

于 2022-01-22 发布 文件大小:25.35 MB
0 154
下载积分: 2 下载次数: 1

代码说明:

原理图和程序,都已经调试好了!可以直接使用!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过
    步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过-Stepper motor stepper motor position location system system block symbol file location stepper motor system Verilog HDL program design has been compiled through
    2022-04-25 13:54:32下载
    积分:1
  • chaotic_1d
    说明:  一维超混沌随机数的生成verilg,还有testbench仿真激励,modelsim的仿真工程。(The generation of one-dimensional hyperchaotic random number verilg, testbench simulation stimulation and Modelsim simulation engineering.)
    2020-05-11 12:45:42下载
    积分:1
  • MIT_Press_Circuit_Design_with_VHDL_(2004)
    circuit design with VHDL e-book MIT Press....
    2009-05-08 00:33:54下载
    积分:1
  • 用VHDL语言编写一计时范围为59.99秒的跑表
    计时范围为59.99秒;有计时开始和停止计时控制,复位控制可以对所有计时进行异步复位;计时结果由四位七段数码管显示。
    2022-02-13 02:19:25下载
    积分:1
  • Dice_game
    VHDL Project for beginners. Electronic dice game. Perfect for Spartan devices.
    2011-02-22 22:07:59下载
    积分:1
  • In Altera
    在Altera的FPGA开发板上运行第一个FPGA程序,以后我还会陆续发布这方面的代码-In Altera
    2022-03-11 01:12:51下载
    积分:1
  • 数字钟的VHDL源程序,可以实现在学校、年级的壮举…
    数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
    2022-06-12 19:46:36下载
    积分:1
  • shuzijishiqi
    基于VHDL的数字计时器,手动可控正计时和倒计时(含复位键和使能键)(VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key))
    2016-12-05 19:57:07下载
    积分:1
  • crc8
    8位crc的verilog设计 通过仿真综合验证并已应用在工程里面 (verilog of 8bit error checkout )
    2021-03-01 11:09:34下载
    积分:1
  • mdio
    使用verilog语言进行编码 完成mdio接口访问phy8201芯片的功能(Use verilog language to encode the mdio interface to access the function of phy8201 chip)
    2018-09-18 14:20:40下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载