Xilinx可编程逻辑器件的高级应用与设计技巧.pdf
Xilinx可编程逻辑器件的高级应用与设计技巧,fpga进阶的参考书。EDA工具应用丛书Xin可编程逻辑器件的高级应用与设计技巧孙航编著電子工業出版社Publishing House of Electronics Industry北京· BEIJING内容简介木书以浅入深凵、图文并戊的方式,全面介纲了全球最大可编程器件生产商 Xilinx的 oolttunner. ll、spaa3、tex1。和 rtex- PTo等系列最新器件的结构和特性;司时还较大篇幅介绍了最新设计开发环坻IsE6炇其辋助设计丁具,可编程逻辑器件的岗级应用和设计技巧,基于 CPLDFPGA的8和32位嵌入式处理器的原理与设计,高速串行数据通信接口设计和信号完整性设计等内容木书既是从事消费淡电子产品设计、通信系统设计、联入式处理器系统设计及控制设备开发设训人员不可或缺的、针对性非鷖强的技术书籍,又可作为逻辑和占用集成电路设计相关专业高年级本科及研究教学、科研参考书木经计可,六得以任何方式复制或抄老本书之部分或全部内容。版权廝有,侵权必究图书在版编目cP数据Xilin可编栏逻辑器件的高级应用与设计技巧/孙航编著.一北尔:电子T业出版社,2002.3EDA工具应用丛书)ISBN7121-0Ql0041.X…Ⅱ孙…ⅢI.可编程逻辑器件一基本知识1.TP3321中国版小图节馆CP数掉核了(2004)第06717号责忏编弭:琰特约编辑:叶皓肟印刷:求京人卫印圳出版发行:电了⊥业出版社北京市海淀区万寿路173信箱邮编1036经销:各地新华书沾店开;787X1092116E张:2675字数:686千字印次:204年8月第1祝印印数:500册定价:3900元凡鹦头也了⊥业出版社的图书,如有缺损问题,请向灼买店调换。若书店售缺,请与本补发行部联系。联系电话:(00)6827977。质量投诉诮发邮件至 Zits phe」omcn,盗版侵权报请发邮件至dbqggphei. com.cn o前言镟荇3〔通信、消费和计算)融合功能越来越多地出现在各种咤子产品中,数罕化、智能化设计已经变得愈来愈普及,产品的更新换代不断加快,个性化产品不断涌现同时:随着系统向髙速度、低功耗、低电压和多媒体、网络化、移动化方向的发展,其对电路的要求越来越高,因此,传统的单一功能的集成电路设计技术已无法满足性能日益提髙的整机系统的要求。而可编程遡铒器件( CPLDFPGA)由于其固有的特性,正好填补了这方面的需求。叮编程逻辑器件可以方便地通过欢逻辑结构的修改和配置,完成对系统和设备的升级:以便迅速适应市场的变化。可编程逻辑器件的另一个特点是,可以支持多种通信协议和接口标准,并可以随着标准和协议的演变而改变功能。对系统设计师来说这是大优势,因为他们可以在早期当标准还在变化时就开始硬件设计,以后再改变代码来反映最终的标准。可编程逻辑在速度和等待时间方面优于纯软件解决方案。由于NRE(不可冋收工程)成本较低,开发时间较短,同时比ASC(专用集成电路)实现具有更大的灵活性,促使了可编程逻辑器件的高速发展。另外,由于半导仁技术的飞迷发展,其工艺水平已经达到了深亚微米级,以9mmT艺技术制迢的芯片已经问世:芯片的集成度成倍数地提高:时钟频率已发展到数吉然兹。閃此,未来的集成电路技衤的发展趋势,是把整个系统集成到一个芯片上去,这种芯片被称为片上系統。芯片内除了丰富的可编程逻辑资源以外、还包括了高速的处理器硬核、处呷器软核、DsP模块、大量的冇储器资源、高速行收发器模块、系统时钟管理器、多标溎的输入输岀接口模块等。片上系统比起当今的超大规模集成电路来说,无论是集成规模还是运行频率都有长足的发展。而采用具有系统级性能的复杂可编程逻辑器件和现场可编程门阵列实现可编程片上系统也成为今后的一个发展向。也许,在不久的将来,我们看到的计算机中央处理器芯片不是传统的CPU,而是一个能够实现高速、多任务并行处埋、随心所欲“换芯”(升级)的可编程逻辑器件。正是因为集成电路的迅盂发展,推动了电子技术的发展,带来了电子系统设计的不断变革。Xlin公司是全球最大的可编程逻辑器件制造商,也是FPGA器件的发明者,特别是在通信技术领域,xix不仅是一个提供通信器件的供应商,还积极地参与通信标准的制定,堤供系统集成和系统解决方案等。为了满足和适应市场的需要,该公司不断地推出高性能的可编器件。从早期的XC95*、ⅹC40、 Spartan/ Spartanx、Ⅴ irtex/ Virtex-E、 Spartan-tSpartan-IE系列,发展刭现在的 CoolRunner-I、平台级和系统级的Ⅴ Virtex、Ⅴ irtex-IPro/virtex ProX,以及90m工艺没术的 Spartan-3系列器件。在器件内,不仪有32位的PowerPC405处理器硬核、32位的 Microblaze处理器软核、8位的 Picoblaze处理器软核,还提供了能够支持3,125GHz0GHz高速肆行通信的 Rocketo模块,以及DSP模块等。而且器件的价格不断地下降,如 Spartan3系列中的40万门器件价格在8美元以下。这些器件已广泛地应用于医疗设备、通信设备和航天、消费等各个领域。在2004年,当rxiux还将推出基于 ASMBL〔 Application Specific Modular Block,面向应用的组合模块架构的可编稈逻辑器件),这又将带来场平台级和系统级逻辑器件的革命作为一位从事多年可编程逻辑器件应用和技术服务的专业技术人员,有必要和义务不断地将8iinx最新的器件和信总及其应用介绍给广大的科抆工作者,这也是作者編写此的目的。本书将以Xn公可的产品为背景,系统介绍该公司最新CPLD和FPA产品的结构原理、性能特点、设计方法,详细介绍IE6集成化设计L具的特忠和使用方法,重点介绍 CPLDFPGA在数字系统设计、嵌入式处理器没计、高速串行数据通信等方面的应用:同时,还将对高速电路设计及信号完整性问题进行深入的探讨。而对于 Xilinx摧出的早期CPLD/FPGA器件,如XC95系列、xC40系列、第一代和第一代的 Spartan系列及Ⅴ Irtex系列,已经有很多资料和书籍进行了详细介绍,许多读者设计者对这些器件的使用也较为熟悉,因此,本书将不对这些器件进行重复讲解,以节省篇幅本书共分13章。第1章介绍 Xilinx的新一代复杂可绽程逻辑器件 CooiRunner-Ⅱ的结构、特性及每个功能模块的没计应用。第2章介绍ⅹiiκ的平台級现场可编程门阵列器件irtex-和ⅵ firex-IPro的结构、特性及设讦应用;同时还将对用于可支持10Gbs串行数据传输模块的ⅵ irtex- I proX系列器件进行简单描述。第3章介绍Xinκ提供的最新的低成本、高性能 Spartan-IE和 Spartan3系列器件的结构、特性及设计应用。第4章介绍Xilinx提供的集成化设计环境ISE6的初级应用,通过本章的学习和书中提供设计范例,可以使读者熟练地掌握ISE6设计工具的设计流程、基本功能和使用,并能进行基本的逻辑设计。第5章是第4章的提高篇,介绍xinx的各种辅助设计工具,通过本章的学习,可以使读者掌握辅助没计工具的使用,以满足复杂逻辑设计的需要。在进行复杂逻辑设计时,为了提高遐辑设计的性能,设计者希望对设计进行些设计方面的约定。第6章介绍约束设计的原埋、使用,以及如何利用设计工具提供的报告进行时序方面的分析,并对设计进行修改,从而满足设计的要求。第7章介绍针对 Xilinx可编程逻辑器件的一些高级设计方法,这些设计方法对大型、复杂的逻辑设计非常有用。在本章中,针对不同的设计群体,可以选择不同的设计方法,这些没计方法包括:①宏生成器,设计者采用该工具可以设计一些IP模块:②增量设计,可以方便设计的调试,并加快设计的速度;③模块化设计,该设计方法为基于团队的设计方式,将大型、复杂的设计分成数个模块,采用并行设计,从而缩短设计周期,提高设计性能。第8章介绍一些在进行逻辑设计时经常出现的问题及解决方法和设计技巧。第9章介绍 Xilinx在高速串行通信方面的应用,包括在Virtex-lFro和Vtx-lPoX平台级系列器件中集成3125Gb/和10Gbs串行通信收发器模块的原理、结构及使用。第10章介绍iinκ在FPGA中提供的两种32位嵌入式处理器方案,一种是采用先进的IP植入技术嵌入在iex-11Pro系列器件中的IBM公可的Powerpc405硬核处理器模块;另一种是采用了IBM总线技术的 Microblaze32位嵌入式处琿器软核。本章将详细介绍这两种处理器的内部结构、原浬。此外,还介绍采用Powerpc405处理器实现的 UltraControler控制器,处理器开发工具EDK61,以及如何使用该工具进行嵌入式处理器的设计。 Picoblaze是xinx推出的8位嵌入式处埋器软核模块,该模块可以集成到CPLD和PPGA可编程逻辑器件中,根据设计者的需要可以集成多个该模坎。第1章介绍 Pico Blaze模块的原理、结构、设计流程和应用。第12章为髙速电路设计篇,介绍在进行复杂和高速的逻辑及板级设计时,如何保证信号的传输质呈,如何在设计之前进行设计评估。第13章介绍与 Xilinx逻器件设计和ISE有关的第方的Modelsim仿真工具和 Synplify pro综合工具的使用。由于篇幅所限,本书不对ⅤHDL和 Verilog语言的语法结构及设计使用进行专门介绍。有关这方面的知识,请參考VHDL程序设计》、《硬件描述语言 epilog》等有关书籍和资料。在阅读和使用这本书时,需掌猩一些基本的VHDL和 verily话法结构和知识。书中所涉及到的参考设计,可登录网站hp:/ww.insight-ap,omcn和httpwww.insightFAE.org获取,或发送 E-mail专作者联系,地址为; hunter sun@ vista- asiapacific.cm在本书编写过程中,得到Xinx公司深圳办事处髙级工程师李进华和胡锓问志的大力帮助,并提供了宗贵的意见,在此表示衷心的感谢!孙航目录第1章 Coolrurner-]]系列器件结构及描述_■t概述2 CooIRunTer-I器件的逻辑结构1.2.]功能模块………即甲pbB即卜B即Bb“即目4bE2.2高级内部互连矩阵………即■萨甲甲即1.2.3输入匏出模块……■■■■严■■日日甲『■■幽血·中甲甲『甲自血中早P目■血鲁PPPP中自昏P甲目P■司甲P唱4日P宁24时钟分频器模块…r…r,…;……………甲早甲平冒唱血鲁甲■13 CoolRunner-]器件的时序模………會P■4P個4甲日日4:1.3.1时序模型描述…………1.3.2时序模皇设计范刺■■b■↓■罾郾L■↓郾■■■日■■■甲■■■↓■■唱↓L着4』晷唱q■看着4■■■4↓■■4■暑着■d山·着4■■■晶■■■山■4 Coolrunner. 1器件的设计和使用ad■1214.]双沿触发奇存器的使用【4,2时钟分频器的使用………唱冒■■。■14.3频率合成的使用………平早■13144门空功能的应用…r…r"t"::144.5施密特触发器的应用……………………"………………………………………14L46输入输出标准的应用…………-……-…-…4.7翰入輸出引脚你为参考电源输入的设置■■着■血看善■唱唱县■■昌■噌■■■昌』一■■■L=■L175木章小结幽·L血日甲甲日自甲1P晋自·甲唱冒幽甲早■d山■■■■hb■■晋晶■山b画b_画ma第2章 Tirtex-I/ Virtex-ⅡIPro系列器件结构及描述2概述中『晋1自會2.2Ⅴ irtex-Ⅱ系列器件结构和特性平日··■曾幽中冒■q■■甲P■冒■目■血口■b自日1画自咖。日咖。◆2221itex-I系列器件性…………………"r………"s…"t"2222 Virtex-的逻辑结构■■q■■日日自■日自■P顰『自b■『■『■中晋『晋h警■·』督■日■■“自山4晶。可即●中。■……∵·2223Ⅵ irtex- lI Pro系列器件结构和特性中中■■曾r!·35231 virtex I Pro系列器仵简介……………中會冒T■■232 virtex- IL Pro系列器件的组织结构…■P中1冒24 irtex- II Pro X系列器件简介晶T冒冒■画冒画山5本章小结4T+:■■1■日1血第3单 Spartan-E和 Spartan3系列器件结构及描述3!杨述■■■孟司4·◆·曾】·自中省吾■■面■晶如4532 Spartan-1E系列FPGA…………………………………………………4532. I Spart組n-LE器件简介322 Spartan-:!E器件结构描述ⅤI33 Spartan-3系列FPGA…23.31 Spartan-器件荷介■會即■督■画44日日日『日『日………·52332 Spartan-3器件结构描述bhr中h晶甲中山dI3.4本章小结■十■■冒■1■■日1鲁督■十l番鲁■昏昏卜bb番■■■d■b晶山d晶口第4章ISE6x设计工具简介和使用…………164641概述………42 Xilinx设计流程…………………………………………………694.3ISE6I软件的使用画■即■毛画■口司即43.设计开始→………了I43.2设计入(HL)……-……4.3.3仿真行为模型〔功能仿真4.34使用Msm进行仿真…43.5改计输入……………………:………………BI4.3.6设计实现43.7对顶层设计进行仿真(时序仿真)……………■电↓电·一■着LLLL画L4.38ED设计方法口山↓↓番944引脚与区城约束编辑器(PACE441利用PACE指定輸入输出的引脚和特性■L命LL■■·■s晶Lp甲甲p+最e442.利用PACF工具完成对逻辑区城酷控制-……4.4.3PACE的SSO分析和DRC功能……………".TT.+.1++F1+Hn+:964.44PACE时序分析功能r,…,………,…,……"………………………………975 XiEnx综合技术ⅹST∵……·号中命早P唱P备吾唱看吾普4.6Xinx器件的设计实现154.7 Xilinx器件的编程和配置上具 IMPACT………………………………114.71编程参数的说明和选择4.72编程T具 iMPACT的甄置模式概述1164.7.3编理工具 IMPACT的使用…-…4.74用 iMPACT病程工具执行和下载配置文件…………………………""11348本章小结◆·--4Tr·平v■m:FTm""r!12l第5章ISE6的辅助设计工具■d■■5.1概述…"!u…12252IP核生成工具骨·冒■鲁■■"面■↓中中印自电"……"………122521 Core Generator在ISE6工具中的使用23522用 Core generator建立个新的T程………1125523 Corer中的存储器编辑器………1295.3布局规划器…昏!冒『冒■冒■日d1531布局规划器概述…………129532布局规划器的功能和应用……533布局规划器的使用·q导聊●唱丬■·导◆◆■日4■■罾中中◆■喟目冒唱甲晶■冒晋冒唱■■■中▲d血b●13154FrGA底层编辑器■■■■◆中中■■■■■甲門鲁中肀■■■■h■■b■■山矗当h画饣VIN54. 1 FPGA底层编辑器概述……………136542FrGA底层编辑器的使用■唱■■■■■p口d■口p中目中加上PPP“p●PP■■pDP1375.5集成化逻辑分析工具5.5.}集成化逻辑分具简介""…4……""”44552集成化逻辑分析工具的组成和没计流程…145553 Chip scope Pro6l的操炸和使用56 XPower功耗分析工具15956.1 XPower概述……1605.62 XPower的使用16157本章小结H【斷■『自曾■『平中中中·口P『甲甲P·自·自『曾冒『平血幽167第6章约束设计与时序分析……]6961概述…甲甲4。·‘B甲4·白日日甲●血血自自■督■■b由自■■■■●62时序约束昏■■■■■b血▲山·h■〓■b▲bd晶■甲甲命↓↓▲唧ψ■▲山■■■■hψψ■■■■■■ψ山h如【■血■■■hh如山昏■hp山d621周期约束………71622偏移约束■■■■■■■■■623特定约束……1756,24分纽约束……………………………,…63约柬编辑器+a日“18063.[约束编辑器的使月…6.32约束没的范例…………1器B64吋序分析器………………;…"…"s………………!189641时字分析器的用户界面…■咖·咖■■■■■即■即■咖■■昌■■↓■即■p■■L■■即晷昌4↓昌昌↓■即18g6.42时序分析器的使用…咖·■■·■■ψ咖中血血幽■■■■嗒甲噌■申ψ血血■■■■司聊申■p口■噌『罪■『·■■↓看■■卩寻即↓L晶44P190643时序分析报告的分析和阅读+如4如-甲。吾+65本章小结…第7章可编程逻辑器件的高级设计pa日B品日↓↓4品—B.L444B+日吾聊4+日*271概述……,2087,2法生成器…209721宏生成器简介…722RPM设汁流程和设计步骤……72.3用于RPM设计的约束命令甲■咖申申●呻·如■晷噌晷晷噌自◆斗吾■■■■■嚼即■自L』』昌■■■■口■■↓p+↓4k画pm·2]0724使用RPM(宏生成〉的设计范例21273增量设计215731增量设计筍介和设计流程L晶LL■732增量设计的运用2]g7.33使用增量设计的范例r:,,;r",22174模块化设计……225741模块化设计流程…………"…”……*卜自■■血白血幽血血t血個■迅■■二■J■■■dL225742模块化设训的运用…………743模块化设计的应用技巧…-rrrrX
- 2020-12-02下载
- 积分：1
ISO 11898-3 中文
ISO 11898-3-2006道路车辆—控制器区域网络（CAN）—第三部分：低速，容错，媒体专用接口前ISO(国际标准化组织)是一个世界性的国际化标准组织(ISO成员团体)。制定国际标准的工作通常是由ISO技术委员会来完成的。何一个对已绎成立的技术委员会感兴趣的成员机构都有权派代表参加该委员会。与ISO有关的国际组织,政府和非政府国际标准化组织,也可参加有关的工作。ISO在电工技术标准化的所有事项中都与国际电T委员会(IEC)有密切的合作国际标准是根据 ISO/IEC法规、第2部分屮给出的法规进行起草的。技术委员会的主要工作为制定国际标准。经过技术委员公通过的国际标准草案都会分发给各成员团体进行投票。国际标准需要经过至少75%的各成员机构的投票审批之后才能够出版发行。文件中的一些元素可能会是属于某项专利,这一点需要引起注意。ISO没有鉴别这些专利的义务。ISO11898-3是山 ISO/TC22,道路车辆,SC3小组委员会,电器及电子设备技术委员会起草的取消第一版的ISO11898-3,并使用在技术上口经经过修订的ISO11519-2:1994将其替代ISO118%8包含以下的部分,在道路车辆的总标题之下一控制器区域网络CAN部分1:数据伡层和物理信号。部分2:高速媒体访问单元一部分3:低速,容错,媒体专川接口。一部分4:通信的时间触发部分5:低功耗模式下的高速媒体访问单元介绍ISO11898第一次发表是在1993年11月,包括控制器局域网(CAN)数据链层以及高速物理层。在对IsO11898审查和调整中:IsO11898-1描述了数据链层的协议以及媒体访问的控制ISO11898-2对高速的媒体访问单元(MAU)以及媒体专用接口(MDI)进行了规定取消ISO11898-1:2003以及ISO11898-2:2003,取代ISO11898:1993。除了高速CAN之外,最初由ISO115192所包含的低速CAN的发展,获得了诸如容错技术的新的方式。ISO11898部分的主题为对获得此窄错技术的必要条件以及容错本身的规范进行定义和描述。特別是对媒体专用接口和媒体访问控制的部分进行描述。道路车辆-控制器区域网络(CAN)部分3:低速,容错,媒体专用接口1范围此IsSO11898部分制定了在之间安装有控制器区域网终(CAN)的道路车辆的电子控制单元在40 kBit/s到125 kBit/s的传输率之间建立一个交换数字信息的特性。CAN是一个支持分布式控制和多路控制的串行逦信协议。此ISO11898部分介绍了低速CAN应用中的容错方式,以及符合 ISO/OSⅠ分层模型的物理层部分。此ISO11898部分包含以下的物理层部分:一媒体相关接口(MDⅠ)—物理媒体链接(PMA)。另外,此ISO11898部分也对物坦层部分的信号(PLS)以及媒体部分的接入控制(MAC)的定义有一定的影响。在OSI模型中的所有的其他层,既不在CAN协议之内与之匹配以及也不作为用户电平的一部分,也不会影响低速CAN物理层的容错行为,因此不能够构成此ISO11898的一部分。2术语和定义出于使用此文档的目的,使用下列术语和定义。2.1总线所有的儿点都达到了被动链接的允许在两个方向传输的通信网终的布局结构2.2总线故障由诸如屮断,短路等所引起的一个物理总线机能失常的故障。2.3总线值两个互补的逻辑值的其中的显性和隐性。注释:显性值代表一个逻辑“0”隐性值代表一个逻辑“1”。在显性和隐性位同时传输时,所导致的总线值应该为显性。2.4总线电压相对于地面的每个CAN节点的总线电路CANL和CANH的电压。注释: VCAN L和VcANⅡ表示总线电压。差分电压diffCANH和CANL线之间所能看到的电压。注释:Vd=VCAN IIVCAN L2.无故障通信不丢失信息的操作模式。2.7谷错在指定的至少有一个性能下降的总线故障条件下运行的能力。例如:减少信号的信噪比2.8收发器的循环时间延迟从施加一个逻辑信号到收发器逻辑一侧的输入口到收发器逻辑一侧的输出口检测到此信号的延时时间。2低功耗模式降低功耗的工作模式。注释:低功耗模式下不干扰其他节点之间的通信2.10节点链接到通信线路,能够根据给定的通信协议规范通过网终进行父换的组装点。2.11普通模式在网终通信中积极参与(发送和/或接收)的收发器的工作模式2.12T作电容有一个或多个节点能够检测到链接器的总线线路的总电容,受媒体的布局结构和物理介质的影响13物理层实现ECU与总线之间进行连接的电路。2.14物理介质(总线的)成对的电线,平行或双绞线,屏蔽或非屏蔽注释:单个电线,可表示为CANH和CANL。2.15接收器用其将信息转换成逻辑信息或数据信号的物理信号的转换设备2.16发射器将逻辑信息或数据信号转换为电信号,使这些信号能够通过被物理介质进行传输的设备2.17收发器适用于物理层的逻辑信号设各,反之亦然。3缩略语ACK应答CAN控制器区域网终RC循环冗余校验CSMA载波侦听多路访问DC数据长度码ECU电子控制单元EOF结束帧FCE故障本质的界定IC集成电路LAN局域网LLC逻辑链路控制LME层管理实体LPDU LLO协议数据单元SB最低有效位LSDU LLO服务数据单元LS-MAU低速媒体访问单元MAC媒体访问控制MAU媒体访问单元MDI媒体独立接口MPDU MAC协议数据单元MSB最高有效位MSDU MAC服务数据单元NRZ不会返回到零OSI开放式链接系统PL物理层PLS物理层信号PMA物埋介质附属物RTR远程传输请求SOF帧头4OSI参考模型根据在图1中所显示的OSI参考模型,CAN架构代表两层:一数据链路层;物理层。此部分对一个具有容错的低速的CAN收发器的物理层的进行了介绍。只给出了些对数据链层的影响。0SI参考模CAN架构层绍蚊据链层LLCMAC数据链物理物理层MAMDI图1OSl参考模型CAN分层架构5MD规范5.1物理媒休51.1一般说明用来对CAN散播进行传输的物理介质应为一对并行(或双绞线)的线,屏蔽或非屏蔽取决于EMC的要求。分别对线进行标记为CANH和CANL。在显性状态,CANL的电平低于隐性状态时的电平,CANH电平高于隐性状态时的电平。5.1.2总线连接节点CANH和CANL两线的终止端为一个能够被各自的节点识别的终端网络。每条线的总终端电阻应高于或等于1009。但是,由于电阻制造商的限制,指定节点的终端的电阻值不应该低于5009。代表隐性状态的CANL连接到Vc,CANI连接到CANI。图2显示了一个指定总线节点的通用连接法。RTLCAN LCAN HRIH题解a可选图2-个单一总线节点的连接在图2中,终端电阻可选。这意味着,如果适当的满足整体终端的要求,在特定的条件下并不是所有的节点都需要一个独立的终端。51.3工作电容下列规程适用于一个一般用于汽车应用的简单的连线方式。他由一对如在5.1.4中描述的布局式连接的双绞铜线构成。下列在图3和4中所示的基木模型可用于计算ROP题角a驱动器。b连线图3-总线替代电路2C.12CAN H○cANL题解:a对称轴b地线图4参考网络长度1的工作电容使用公式1来对操作电容进行计算CoP=I(C+2C12)+ n Cnode +k Cplug这里CoP工作电容;C线与地线之间的电容参照电线长度单位为米(m)C12两线(假设为对称的)之间的电容参照电线长度单位为米(m)Cmod来自总线侧的一个附加总线节点的电谷;pug一个连接插头的电容;1整个网络电缆长度;n节点的数量k插头数量例子:参考关于下述示范网络的总网络电缆长度的一个典型的操作电容的值,可有下式得出(C+2C12)=120[pF/m514介质时序所允许的最大工作电谷受到诸如下列网络固有参数的限制:一总终端电阻 rterm;布线类型和布局一通信速率一采样点的电压阀值;接地漂移,等等下面的公式提供了个计算最大允许工作电容的计算方法:
- 2020-11-28下载
- 积分：1
