MATLAB实现最速下降法，牛顿法和共轭梯度法

哈尔滨工业大学C语言的题库，打印出来有近90页，绝对超值。

本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统，使用硬件描述语言很好的实现了系统功能。第2页共63页AbstractThe system is designed for data multiplexed and de-multiplexed. It is based on TDMThe systern includes the transmitter and the receiver. They are implemented mainly by FPGaThere are three inputs in the transmission system: data from A/converter, DIPI and DIP2The three channels are out serially and time-divisional under the FPgas control. The FPGain the transmitter is divided into four modules which are frequency divider, Barker generator,data multiplexer and voltage display. voltage display is used for processing the data convertedy ADC and sending it to the LED. The serial data are serial shifted into the FPGa in thereceiver. Bit-synchronize and frame-synchronize are both picked up, and then de-multiplexThe FPGA in the receiver is divided into three modules which are digital PLL, datade-multiplexer and voltage display. The transmitter will multiplex four ways of 8-bit paralleldata. The first way is adC data, the second and the third way is generated by dip-key. Theother is Barker code used for frame synchronizing. The receiver will maintain the bitsynchronizing, recognize one frame and de-multiplex three ways data. The essay will discussthe design progress, the programming idea and some problems. Works have to be done by thedesigner are: Specify all system components, Make system specification, Draw systemschematics, Write RTL code according the schematics, Synthesis and simulate the rtl codeDesign the PCBS, Validate the functions of the FPGA on-line.Keywords: DPLL; Frame-synchronize; TDM; Verilog HDl; Serial A/D convert;第3页共63页目录引1数字复接系统简介52数字复接方法及方式2.1数字复接的方法…中中·2.2数字复接的方式………3系统原理和各模块设计………………………63.1系统原理及框图…3.2发端系统设计…3.3收端系统设计…···中··中··中····中·,中………93.4FPGA的设计流程“····“:*·············=·······*·*··3.4.1设计输入···“··++··+··*+··+··+++*···++++·*·+·++34.2设计综合……………………123.4.3仿真验证123.4.4设计实现……123.4.5时序分析123.5发端FPGA设计………………………133.5.1分频模块…翻……143.5.2复接模块……………………………………153.5.3显示模块……………………163.5.4编译与仿伤真…………………183.6收端FPGA设计……………………………………………………193.6.1数字锁相模块…………···→····;··中·······中···········→··············203.6.2解复用模块…··++·*···中+“··“++………………………213.6.3显示模块………………………………………………223.6.4编译与仿真………………………………223.7数字锁相环原理及设计……………………………2338串行AD工作原理………………2539并行D/A的工作原理…263.10 Altera flex10K10介绍………………………………………………………………274系统调试…………………………………………………325 Quartus||软件及 Ver log语言简介…………325.10 artus I软件简介……………………………………………………325.2 Verilog语言简介……………………………………………………………34第4页共63页6结论····“4··+·→··*·*··“······+“·+····“······“··+·+“+·…“*·.·+··+“·+·+·*··…………35谢辞36参考文献·a···.········和··::··中.事…37附录…38docn豆丁www.oocin.com第5页共63页引言数字复接、分接技术发展到80年代已经趋于成熟,形成了完善的EI、T系列。它使得多路低速信号可以在髙速信道中传输,同时提髙信道的利用率。PLD/FPGA是电子设计领域中最具活力和发展前途的一项技术,它的影响丝毫不亚于70年代单片机的发明和使用。可以毫不夸张的讲,PID/FPGA能完成任何数字器件的功能,上至高性能CP,下至简单的74电路,都可以用PLD/FPGA来实现。PLD/FPGA如同一张白纸或是一堆积木,工程师可以通过传统的原理图输入法,或是硬件描述语言自由的设计一个数字系统。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用PLD/FPGA的在线修改能力,随时修改设计而不必改动硬件电路。使用PLD/FGA来开发数字电路,可以大大缩短设计时间,减少PCB面积,提高系统的可靠性。,PLD/FGA的这些优点使得PLD/FPGA技术在90年代以后得到飞速的发展,同时也大大推动了EDA软件和硬件描述语言的进步。本设计主要利用了FPGA及 Verilog hdl语言来设计数字复、接分接系统。数字复接系统简介在数字通信网中,为了扩大传输容量和提高传输效率常常需要把若干个低速数字信号合并成为一个高速数字信号,然后再通过高速信道传输,这就是所谓的数字复接技术。数字复接是一种已经非常成熟的技术,广泛地应用于无线通信、光通信和微波接力通信。图1-1数字复接系统方框饜图1-1所示,数字复接系统包括数字复接器( digital multiplexer)和数字分接时钟「定时同定时步复分日恢接复器( digital de- multiplexer)两部分。数字复接器是把两个或多个低速的支路数字信号按照时分复用方式合并成为一路高速的合路数字信号的设备;数字分接器是把合路数字信号分解为原来的支路数字信号的设备。数字复接器是由定时、调整和复接单元所组成;数字分接器是由同步、定时、分接和恢复单元所组成。定时单元给设备提供统一的基准时间信号,同步单元给分接器提供与复接器基准时间同步的时间信号,调整单元负责同步输入的各支路信号。恢复单元与调整单元相对,负贵把分接出来的各支路信号复原第6页共63页2数字复接方法及方式2.1数字复接的方法数字复接的方法主要有按位复接、按字复接和按帧复接三种(1)按位复接按位复接的方法是每次只复接每个支路的·位码,复接后,码序列中的第·位表示第一路中的第一位码;第二位表示第二路的第一位码;以此类推,第N位表示第N路的第一位码。这N位码形成第一时隙。同样,第二时隙是有每路的第二位码复接而成。这种复接方法的特点是设备简单、只需小容量存储,易于实现(2)按字复接按字复接就是每次复接支路的一个字或字节。复接后的码顺序是每个封隙为一路n位码。它的特点是利于多路合成和处理,但要求有较大的存储容量,使得电路较为复杂(3)按帧复接这种方法是每次复接一个之路的一帧数码,它的特点是复接时不破坏原来的帧结构,有利于交换,但要求有更大的存储容量。22数字复接的方式按照复接时各低速信号的情况,复接方式可分为同步复接、异步复接与准同步复接。(1)同步复接同步复接被复接的各个支路信号在时间上是完全同步的。在实际应用中,由于各个支路信号到达的时间不一样,造成支路间的码位相位不同,使得信息不能被正确复接。因此需要对支路进行相位调整。在复接时,要插入帧同步码及其它的业务码。(2)异步复接将没有统一标称频率的不同支路数字信号进行复接的方式成为异步复接。在数字通信中广泛采用这种复接方式。(3)准同步复接准同步复接是指参与复接的各个低速信号使用各自的时钟,但各支路的时钟需要在定的容差范围内。准同步复接实际上是在同步复接的基础上增加了码速调整功能3系统原理和各模块设计3.1系统原理及框图首先介绍系统的工作过程。此数字通信系统分为发端和收端两部分。在发端,FPGA对A①D变换数据、DIP1数据和DIP2数据插入帧同步码,形成一帧,对此帧按位时分复用并串行发送出去。同时,A/D输入端的模拟电压值将通过FPGA的处理,显示在七段数码管上。在收端,FPGA首先从串行码中提取位时钟,然后识别帧同步。当识别出帧同步后,FPGA解复用三路并行码,分别将这三路并行码送到后面的D/A变换器、LED1和LED2同时,第一路并行码通过FGA的处理,显示到七段数码管上。传输帧结构如图3-1所示:第7页共63页帧同步第一路第二路|第三路图3-1传输帧结构总系统框图如图3-2所示:七段数码管七段数码管A/DD/A信道DI P1立FPGA收端FPGALED 1DIP2LED2图3-2总系统框图3.2发端系统设计图3-3是发端系统方框图七数码簣豆丁A/D信道DP1愛端FPGADIP2图3-3发端系统方框图如图3-3所示,发端有三路信号:A/D变换信号、拨码开关1和拨码开关2产生的8位信码。AD变换的信码经过FPGA处理显示到七段译码管上,它代表变换前模拟信号的电压值。由于三路信号都是静态信号,因此输入不用进行码速变挨和码速调轄。输出信号的码速率为256Kbps。发端电路在做PCB时需要单层布线,因此将发端系统板倣成三块小板,分为三个图,分别是发端主图、AD变换图和LED显示图。发端主图如34所示,以发端FPGA为核心,其它功能块逐一实现。为了FGA运行的稳定,要在其周围加入6个滤波电容,电容值为0.1uF。拨码开关与排阻共同构成八位信码,分别接到FPGA的8个I/0端口。复位电路是系统正常运行的必要部分,它由按键开关,电解电容和电阻构成。主图板与AD变换板、LED显示板之间用插针和电线连接。这些插针和电线将为A/D变换板和LED显示第8页共63页板提供电源和通信路径。此外,FPGA还需要配置电路。配置电路在开杌时将配置文件载入到FPGA中,FPGA才可以工作。配置电路由上拉电阻和插座组成,其中,五个端口接到FGA五个配置引脚,他们是:DATA0、 sTATuS、 nCONFIG、 CONF DONE与DCLK。3图AA399999温899998旨若起Ed kDYnizisr含已四=图3-4发端主图原理图A/D变换图如图35所示,要说明的是,这里没有采用并行A/D,而是采用了串行A/D,这样可以节省FPGA的管脚。我使用的ADC型号是TC549。TLC549转换输入端模拟量为数字量,为FPGA提供串行数据。这块板的电源由主图板提供,电源端接到主图板的电源端。TLC549需要一片0.1uF的陶瓷电容为芯片的电源端滤波。在做PCB时,这片电容应靠近芯片的VCC与GND。TLC549的模拟输入量有电位器分压和外部输入,通过单刀双掷开关选择。外部输入的模拟量可以是信号源输出,音频输入等。AA「区YcAy图3-5AD变换图第9页共63页LED显示图如图3-6所示,我用五位LED显示模拟电压值。它可以提供0.0001的显示精度。这五位LED由一位独立LED和一个四LED组组成。这五个LED采用扫描方式显示。扫描显示是LED显示的常用方法。通过五个PNP管控制五个LED分时发光,时隙为32ms。在此时隙下,人眼不会察觉到LED分别点亮,而是同时在亮。此法不仅节省七段译码驱动芯片和FPGA的管脚,而且节约电能。小数点的位置固定不变:因此只需将独立LED的小数点设计为常亮。LED数码管采用共阳极,公共端接PP发射极,PNP集电极接电源,PNP的导通由FPGA控制。七段译码芯片采用DM74LS47,它是一片驱动共阳极LED数码管的芯片。同样,在这片芯片的VCC与GND之间加入0.1uF陶瓷滤波电容和essOyNC 5v In图3-6LED显示图3.3收端系统设计收端系统框图如图3-7所示七段数码管D/A信道收端FPGAED1LED2图3-7收端系统框图

matlab上机实验报告 广工资料齐全

MATLAB连接Vissim-COM 交通评价 交通分析

本系统主要由 BUCK 降压模块、BOOST 升压模块、测控模块、辅助电源模块组成。其中BUCK 降压模块和BOOST 升压模块的驱动选用具有波形互补的可编程芯片IR2104、电流采样选用TI 公司专用高边电流采样芯片INA282；测控模块采用低功耗单片机STM32 对输出电压、输出电流实现闭环PI 控制。系统可以实现：在充电模式下，充电电流在 1～2A范围内步进可调且步进值为 0.05A，电流控制精度 1.30%左右；充电电流变换率为 0.87%；充电效率可达到 97.11%，具有测量、显示充电电流以及过充保护功能。在放电模式下，放电效率可达到96.54%且电压能保持在 30V目录第一章绪论1.1课题背景·*······*···*·····*···‘1.2双向DC-D变换器的研究意义1121.3国内外研究和应用现状1.4论文主要的研究内容.第二章双向DG-DG变换器拓扑结构的硏究.34662.1双向DC-DG变换器的基本原理与类型2.2双向DC-DG变换器的电路拓扑2.3双向DCDC变换器方案的设计10第三章双向DC-DC变换器硬件电路分析及参数设计.3.1双向DG-DG变换器的硬件电路分析.…123.2BUCK-B00sT电路器件的选择及参数设计3.3电流采样电路分析及参数设计173.4 MOSFET管驱动电路设计183.5辅助电源设计.19第四章双向DG-DG变换器的软件设计4.1软件设计方法214.2主函数程序设计4.3按键模式的识别.224.4恒流恒压模式的设计……第五章双向DG-DG变换器调试、实验结果与分析255.1测试仪器∴255.2测试方法255.3测试实验数据5.4测试结果分析…27第六章总结与展望6.1总结286.2展望.28[参考文献]附录(一):项目课题获奖情况及总体实物图….31附录1.1项目课题获奖情况31附录1.2双向D-DC变换器的总体实物图,34附录(二)程序清单…..35第一章绪论1.1课题背景航天器由若下分系统组成,分为有效载荷和航天器平台两大类。有效载荷主要是直接执行特殊的航天任务,而航天器平台主要由航天器结构和服务与支持系统构成。服务与支持系统主要包括电源裝置、姿态控制裝置、轨道控制装置、无线电测控装置、数据保管等等。因此,电源分系统是极其重要的,它是航大器所有能源供给装置。若电源部分工作不止常,则整体就将失去作用,变为毫无用处,电源重量占航天器重量的15%~25%。分为化学电源、太阳电池电源和核电源三类。日前世界上90%以上的航天器都采用太阳能电池阵构成的光伏电源发电系统。主功率供电回路的额定电压(母线电压)三个等级:(1)低压—28V,适用功率等级:1200W(2)中压——42或50V,适用功率等级:200水平(3)高压—100V或以上,适用功率等级:4000V水平。载人飞船氿道运行高度为300~400Km,轨道周期约为9lmin,其中轨道最长,阴影吋间37min,最短光照时间54min。飞船屯源分系统组成部分如表1所表1飞船电源分系统组成电源名称电源类型配置舱段用途备注太阳电池阵-镉镍待发段、发射段、自主主电源推进舱蓄电池系统运行段向整船供电有留轨仁务需要时,飞留轨电源太阳电池镉都轨道舱留轨使用期间船配置留轨电源,否电池系统不配置返回/着陆返回、着陆、等待期旧锌银蓄电池组返回舱电源供电补充峰值功率、应急飞应急电源锌银蓄电池组推进舱行供电目前,我国的航天电源部分调节器主要依赖于从欧洲等国家进口,需要耗费巨资,对我国载人航天的航天器产生极其不利的影响。因此,具有自主知识产权的电源部分调节器的研制,具有很重要的意义和深远的影响1.2双向DDG变换器的研究意义在传统的太阳能电池阵构成的光伏电源发电系统,传统的蓄电池充、放电模块很难保证太阳能阵在太阳光线充足时产生多余的能量不会导致航天器的过热以及储能装置蓄电池组的过允电,而且功率密度点较大,成木高,系统结构相对复杂。太阳能光伏电源发电系统是将太阳能转换成电能的发电系统,它的主要部件是由太阳能电池组、太阳能控制器、储能装置蓄电池(组)和太阳跟踪控制系统组成。其特点是高可靠性、寿命长以及对环境不产生污染、能独立进行发电且并网运行,受到世界各国电网公司的喜欢,发展前景十分广阔。太阳电池的发电功率通过“分流调节”全部变换为母线功率,一部分直接给负毂供电,另一部分则通过“充电调节”变换为充电功率为储能装置蓄电池组充电;蓄电池组功率通过“放电调节”变换为母线功率。对太阳电池发电功率的使用优先级依次为供电、充电、分流。充电功率可以视作母线的可调负载。太阳能电池光伏电源发电系统工作原理如图1所示。正丹线充电控制放电调节负载太阳能电池太阳能电池分流控制蓄电池组充电阼供电阵负母线图1光伏电源发电系统工作原理双向DC-DC转换器是连接正负母线电压与储能系统(如储能装置蓄电池组)的关键,所以使转换器的效率变髙极其重要。本文提出了一种降低功耗,提高整机效率的方案,使得对双问DCDC转换器的探讨变得更加具有意义。1.3国内外研究和应用现状20世纪后期,太阳能电池阵-储能装置蓄电池组构成的光伏电源发电系统的休积和重量庞大,著名外国学者提出了一种基于BCK/B0OST双向DCDC直流转换器来代替原有光伏电源发电系统的允电、放电模块,从而实现电压的稳定20世纪90年代,中国工程院院士陈清泉教授将基于BUCK/ BOOST双向DC-DC变换器在电动车领域使用,同年,外国专家研制了用大功率的水冷式DC-DC变换器即基于BUCK/ BOOST双向DC-DC直流转换器来驱动电动车,由于基于BUCK/BO0ST双向DC-DC变换器的输入输出电压的忙负极相反,不适合在电动车上应用,因此,他提出了一种基于BUCK-BO0ST级联型的双向DC-DC变换器,变换器的电源输入端与电压输出端的负端共用。经过4年时间,美国著名大学-弗吉尼亚大学教授李泽元开始研究在燃料电池上双向DC-DC变换器的配套应用。由此可见,用于载人航天的航天器电源和电动车辆的技术更新对双向DC-DC变换器的发展具有巨大的推动作用,随着开关直流变换器技术即脉宽调制技术的实现,给双向DCDC变换器的发展带来了曙光。1994年,有一位著名的澳大利亚学者发表论文,总结出几种非隔离型双向DC-DC变换器拓扑结构,主要是在CM0S开关管上反向并联具有快速、低功耗的二极管,且在二极管上反并联CMOS开关管,从而构成非隔离方式的双向DC-DC变换器种类有:BUCK-B0OST变换器、BUCK/B0OST变换器、CUK变换器和SEPI-ZETA变换器2004年,由我国学者张方华博士对推挽正激移相式、级联式、正反激组合式双向DC-DC直流变换器做了深入的研究。提出∫很多新型的应川电路,研究∫其控制模型,采用PI补偿环节的单电压闭环实现了系统闭环稳定。双向DC-DC变换器的硏究是近年来开关电源技术研宄的一个热门话题。2006年梁永春博士探讨了由反激式并联输入、串联输出构成的反激逆变器,提出了种同步整流的控制方案,极大地简化了髙频链逆变器的控制,使得整流二极管的导通损耗大幅度降低,整个电源系统的效率提高到85.8%。1.4论文主要的研究内容要求:设计一种双向DC-DC变换器,实现电池组的充电、放电功能。系统结构如图2所示,电池组由5节18650型、容量2000~3000mAh的锂离子电池串联组成。所用电阻阻值误差的绝对值不大于5%辅助电源测控电路3BS1 Rs-5Q2电双向DCDC池变换电路组RL=302直流稳压电源图2电池储能装置结构框图1.基本要求接通S、S3,断开S2,将装詈设定为充电模式(1)U2=30V条件下,实现对电池恒流充电。保障充电时电流l在1~2A范围内能够步进可调,步进值应≤0.1A,电流的控制精度≥5%。(2)设定1=2A,调整直流稳压屯源输出电压,使U2在2436V范围内变化时,要求充电电流I的变化率不大于1%(3)设定l1=2A,在U2=30V条件下,变换器的效率n1≥90%(4)测量并显示充电电流,在I-1~2A范围内测量精度不低于2(5)具有过充保护功能:设定l1=2A,当U1超过阈值U=24±0.5V时,停止充电。2.发挥部分(1)断开S1、接通S2,将装置设定为放电模式,保持U2=30±0.5V,此时变换器效率n2≥95%(2)接通S1、S2’断开S3’调整直流稳压电源输出电压,使直流电源电4压U在32~38V范围内变化时,双向DC-DC变换器能够自动切换工作模式即可自动切换充放电模式并保持输出电压U2=30±0.5V。(3)在满足要求的前提下简化结构、减轻重量,使双向DC-DC变换器、测控电烙与辅助电澒三部分的总重量不大于500g。(4)其他第二章双向Dc-D变换器拓扑结构的研究2.1双向DCDc变换器的基本原理与类型2.1.1双向DC-DG变换器的基本原理双向DC-DC变换器是把育流电压转换成另一个数值的电压,它是由软件控制导通的CW0S开关管、储能电感、续流二极管、具有滤波作用的电容、负毂等构成的,通过具有滤波功能的负载电路和直流电压时而使开关管时而接通或者时而关断,仗得另一端即负载上得到另一个直流电压2.1.2D0DG变换器的类型目前,国内外将双向DCDC变换器的拓扑结构主要划分为非隔离式和隔离式两大类。非隔离型拓扑的主要有:BUCK降压式、 BOOST升压式、BUCK- BOOST升降压型等拓扑。非隔离型拓扑如图3所示。隔离型拓扑的主要有:止激、反激、推挽、半桥、全桥型变换器(1)隔离型变换DYYYCD(a)BUCK变换器拓扑(b) BOOST变换器拓扑DL(c)BUCK- BOOST变换器拓扑图3非隔离型变换器拓扑以最基木的BUCK降压式变换器和BO0ST升压式变换器为例,介绍其工作原理。BUCK降压式变换器:当CMOS开关管Q接通时,电源Vin通过电感L给电容C充电;当开关管断开时,电感L通过快速、低功耗二极管D续流,电压逐渐降低。此时,电容上的电流由正逐渐降为零,最后变成负向,进而使开关管又一次导通,使得电感上电流增加。其储能电感L上电流波形如下图4所示tImar1-min(a)BUCK电感电流连续时波形(b)BUCK电感电流断续时波形图4BUCK电感电流波形BO0ST升压式变换器:当开关管Q导通吋,电源向电感L储能,电感L电流增加,负载由电容C供电;当开关管Q关断时,电感电流减小,电感电势与输入电压叠加,迫使二极管D导通,一起向负载供电,并同时向电容C充电。其电感电流波形如图5所小7

深度学习源代码，hinton论文附带源代码，包括图像编码和解码两部分。通过训练深层网络降维高位图片数据，并比较复原误差。主要利用级联Boltzmann估计多层网络初始参数，使得多层神经网络可以被很好的训练并得到理想结果。

本程序采用牛拉法编写，采用直角坐标形式，先形成导纳矩阵，再形成雅可比矩阵进行迭代，最后计算各支路及平衡节点的功率

本文描述了智能温室大棚监测控制系统的设计开发理念，可帮助您对该方面知识有一个更好的把握和理解

基于Capon算法的DOA估计，用MATLAB语言仿真出来的

在MATLAB中采用RLS算法实现FIR自适应滤波器