基于 TI C2000™ 微控制器的 3.3KW 车载充电机方案

opencv 3.1.0 文件，解压后为exe文件，配置好环境变量后就可以使用。

根据经典的Reinhard算法写的matlab代码 已经可以使用！

实验 1 ：模拟AM调制解调系统幅度调制解调技术是一种最简单的模拟调制方法，而且通过幅度调制容易理解调制的概念。本实验通过 LabVIEW 编程产生信号频率、幅度等参数可变的基带信号和载波信号，实现 AM 调制和解调，观察参数变化对已调信号的影响。并通过仿真运行整个 AM 调制解调系统，学习掌握代码调试方法，验证程序的正确性。实验 2 ：模拟FM调制解调系统利用 LABVIEW 仿真，产生基带信号频率、载波频率及频偏等参数可变的 FM 调制解调系统，观察参数变化对被调制信号以及其 FFT 功率谱的影响。并通过仿真运行整个 FM 调制解调系统，学习掌握代码调试方法，验证程序代码的正确性。通信原狸与系统实验报告【程序设计】1、总体程序实验1:模拟AM调制解调系统AM信亏波形翌(时)波信号上边带下边带正弦波形(时域)载波幅值制信号湖形图(时域)调制值颗谱测量AM洞制信号波形因(罚信号「·(峰值100000实验2:模拟FM调制解调系统载波率f(Hz)仿真信号3网回區最大偏移量f(Hz仿真信号2信号基带率和b(HzPower SpectruA圆周信号域仿真信号FM调制信号弦10000001000000导数dxdt)Simulate正弦通信原理与系统实验报告2、部分函数图音分函数图Hilbert变换函数部至复数转换复数至极坐标转换交流和直流分量估计归一化波形【实验内容】实验1:模拟AM调制解调系统1、按(P2713)的实验步骤1完成AM调制2、按(P2)的AM解调原理的提示完成AM解调根据实验教程,仿真信号快速ⅥI与频谱测量快速Ⅵ发其最终对话框选项设置如下:信号关型O幅(均方慢)加后的辅轴入信号5.583643幅度(峰直盐r变谱功增密赏占空比5.5050450D2040.60B口加难声声型099999阳果览种子值验时识相对于更开时间吧对(日期与时于均数日100000仍真平集时轴更信号采枉盈重置相位,种子和时标识乐月连续生成生递每次环口整数需吗数信号名称实玩无样数10o信号名称取商在前面板中设置参数如卜:载波幅值调制幅值11.:1戴冷200m1……4006008001000020406080100120140160180200调制频率0250500750100012501500175020000204060801001201401601802004通信原理与系统实验报告设置好参数后,运行程序,结果如图所示载波信号波形(时域)弦M4M制信号波形(时域正弦20020015050-15020020000.020.040.060.080.100.020.040.060.080.1时间时间AM调制信号形图(数城)开F:(值)四4M解号形(时城)5002050150200-15010020030040050000.020.040.060.080.1频率时间分析:观察“AM调制信号波形图(时域)”图可知:经过AM调制将调制信号加载到载波信号上后,形成的包络恰好与基带信号一致。观察“ΔM调制信号波形图(频域)”图可知:最左边的频谱为基带信号的频谱,而右边的三个频谱从左到右依次为下边带fc-fb,载波fe,上边带fc+fb的频谱。观察“AM解调信号波形图(时域)”图可知:解调后的信号与基带信号基本重合,说明运用包络检波法解调信号成功。改变实验参数增大基带信号的幅度,其他参数不变分析:如下图所示,前两幅图分別为增大基带信号幅度前的调制信号的时域图和频域图,后面两幅图为增大基带信号幅度后的调制信号的吋域图和频域图。通过观察图像可发现:增大基带信号樞度,其他参数不变的情况下:调制信号在时域上的幅度随基带信号幅度的增大而増大,而频域上不发生变化。5通信原狸与系统实验报告AM调制信号波形图(时域)AM调制信号波形(频域)应(F·(值)3005020050100200150300200-00.020.040.060.080.1100200300400500时间AM调周制信号波形图(时城)AM调制信号波形图(频域)正弦(FT·(峰值)50200100-1001002003000.020.040.060.080.10100200300400500时间频率增大基带信号的频率,其他参数不变分析:如下图所示,前两幅图分别为增大基带信号频率前旳调訇信号的时域图和频域图,后面两幅图为增大基带信号频率后的调制信号的时域图和频域图。通过观察图像可发现:增大基带信号频率,其他参数不变的情况下:调制信号在时域上的频率随基带信号频率的增大而增大,而频域上也发生了右移。AM调制信号波形图(时域MAM调制信号波形图(城)F·(峰值))M5020010050100200150-30020000.020.040.060.080.10100200300400500时间频率通信原理与系统实验报告AM调制信号波形图(时域)AM调制信号波形图(颈域)正弦·(峰值)50-200100500100-10020030020000.020.040.060.080.10100200300400500时间增大载波信号的幅度,其他参数不变分析:如下图所示,前两幅图分别为增大载波幅度前的调制信号的时域图和频域图,后面两幅图为增大载波幅度后的调制信号的时域图和频域图。通过观察图像可发现:增大载波幅度,其他参数不变的情况下:调制信号在时域上的幅度随载波信号幅度的增大而增大,而频域上不发生变化。AM调制信号波形图(时域)正弦AM调制信号波形圈(频域)H·(峰值)30050200010-500-100-200-150300-20000.020.040.060.080.10100200300400500时间频率AM调制信号波形图(时域)正弦AM制号形(炫)芷奸:()人503000200100细10020015030040020000.020.040.060.080.110200时间频率通信原狸与系统实验报告增大载波信号的频率,其他参数不变分析:如下图所示,前两幅图分别为增大载波频率前的调制信号的时域图和频域图,后面两幅图为增大载波频率后的调制信号的时域图和频域图。通过观察图像可发现:增大载波频率,其他参数不变的情况下:调制信号频率在时域上的频率随载波信号频率的增大而增大,而频域上也发生了右移。AM调制信号波形图(时城正弦AM调制信号波形图(颁域)正弦任FT·(峰值)3002000100200-300-20000.020.040.060.080.10100200300400500时间频率AM调制信号波形图(时域)正凶M制儒号形图(域):(峰)300502001000-100-20030020000.020.040.060.080.10100200300400500时间实验2:模拟FM调制解调系统、按(322.3)实验内容完成FM的调制2、按(3223)的实验内容元成FM的解调根据实验教程,仿真信号快速Ⅵ与频谱测量快速ⅥI及其最终对话框选项设置如下通信原理与系统实验报告配雪仿真信号[真台号3]生造量结果预范所选到早3、02691幅度(蜂值位(D功幸造C线性O功率造移量占空比O092Hanning君果候嚣均方根对测经开始间保待O姆对(日期与时词)半均数目C仿真菜对钟申仨号·以可达到最速度运行里相位种了和时标日相位軍预100日)来用端牛应信号名称O当平均时用信号类型名偏学会称□开相位150200250300350400450500阳确定联群取篇□帮数在前面板中设置参数如下:基带频率fb(Hz)载波频率fe(Hz)20000400006000080000100000110000033000005000007000009000001E+6最大偏移量t(Hz)20000400006000080000100000120000140000160000180000205410设置好参数后,运行程序,结果如图所示基带信号(时域正弦A载反信号(时域)正弦0.5000.5-0.505E-50.00010000150.00025E-50.00010.000150.0002时间时间时城须域FM调制信号(时域正弦0.50.52E-6E-58E-50.00010.000120.000140.000160.000180.0002时司通信原理与系统实验报告时域频域FM调制信号(域)正弦(功率-1002000500000150000025000003500000450000055000006500000750000085000001E+7频率FM解调信号(时域)正弦2E-56E-58E-50.00010.000120000140.000160.000180.0002时间分析:观察“FM调制信号(时域)”图与“FM调制信号(频域)”图可知:经过FM调制后产生的波形与原理相符合;观察“AM解调信号波形图(时域)”图可知:解调后的信号与基带信号基本重合,说明运用非相关包络检波法解调信号成功。改变实验参数≯增大基带信号的频率,其他参数不变分析:如下图所示,前两幅图分别为增大基带信号频率前的调制信号的时域图和频域图,后面两幅图为增大基带信号频率后的调制信号的时域图和频域图。通过观察图像可发现:增大基带信号频率,其他参数不变的情况下:调制信号在时域上的频率随基带信号的频率的增大而增大。

电力系统潮流计算C语言程序电力系统潮流计算C语言程序电力系统潮流计算C语言程序电力系统潮流计算C语言程序

Vivado约束指导手册输入端口到输出端口路径在从输入端口直接到输出端口的路径上,数据:不需要在器件内部锁存(atch),直接从输入端口到输出端口。他们通常被称为ln-to-out数据路径端口时钟可以是虚拟时钟也可以是设计时钟路径举例图3-1描述了上面所有的路径,在此例图中,设计时钟CLKo可被用作端口时钟,这样既可以约束D|N延时也可以约束DOUT延时FPGA DEVICEBoardDeviceInternal Delay REGAData Path DelayREGB Internal DelayBoardDINi DOUT Device○A4InpOutputDelayBUFGPort ClockCLKOPort clockIn-2-out Data PathFigure 3-1: Path Example时钟路径部分每一个时钟路径由三个部分组成:源时钟路径数据路径目标时钟路径源时钟路径源时钟路径是由源时钟从它的源点(典型的是输入端口)到发送时序单元的时钟引脚之间的路径。对于从输入端口起始的时序路径来说,就不存在源时钟路径数据路径对内部电路,数据路径是发送时序单元和捕捉时序单元之间的路径发送时序单元的有效时钟管脚称为路径起始点捕捉时序单元的数据输入管脚称为路径结束点对于输入端口路径,数据路径起始于输入端口。输入端口是路径的起始点对于输出端口路径,数据路径结朿语输岀端口。输岀端口是路径的结束点。目标时钟路径目标时钟路径是由目标时钟从其源点(典型的是输入端口)到捕捉时序单元的时钟管脚之间的路径。对于结束于输出端口的时序路径,就没有目标时钟路径图3-2显示了3段典型的时序路径REGAData PathREGBEndpointSource Clock PathStartpointDestination Clock PathFigure 3-2: Typical Timing PathSetup和Hold分析vⅳ ado ide分析时序并且在时序路径终点时候报告时序裕量。时序裕量是指在时序路径终点数据要求时间和抵达时间的差异。如果裕量为正,从时序的角度考虑此路径是有效的。Setup检查为了计算数据所需的 setup时间,时序引擎:1.决定源时钟和目的时钟之间的普通周期。如果没有被发现,为分析考虑多达1000个时钟周期。2.检查覆盖普通周期上的起始点和终点所有上升和下降沿。3.在任何两个有效 active沿之间的最小正差值dela。这个deta被称为 setup分析的时序路径要求Setup路径要求示例假象2个寄存器之间的一条路径,这些寄存器由其相应时钟上升沿触发。这条路径有效的时钟沿只有上升沿。时钟定义如下:.clko周期6nsck1周期4nsCommon periodclko launch edgesSetup(1)Setup(2)clk1 capture edgesOns 2ns 4nss 8n5 10ns 12nsFigure 3-3: Setup Path Requirement Example图33显示有2个单独的源和目的时钟沿有资格受到 setup分析: setup(1和 setup(2):源时钟发送沿时间:0ns+1*T(ck0)=6ns目的时钟抓取沿时间:0ns+2*(ck1)=8nsSetup Path Requirement=抓取沿时间-发送沿时间=2ns在计算路径要求时候,需要考虑2个重要的点:1.时钟沿是理想的,那就是说,时钟树插入延迟不在考虑之内2.默认时钟在0时间点是 phase-aligned,除非他们的波形定义引进了 phase-shit。异步时钟相位关系未知。时序引擎在分析其间路径时候会考虑默认值。关于异步时钟的更多内容看下部分Setup分析数据要求时间Setup分析数据要求时间是指为了让目的单元能安全的采样数据,数据必须在这个时间点之前稳定。这个值基于:目的时钟采样沿时间.目地时钟延时源时钟和目的时钟的不确定性目的单元 setup时间Setup分析的数据抵达时间Setup分析的数据抵达时间,是指由源时钟发送的数据在路径终点的稳定时候所需要的时间。它的值基于:源时钟发送沿时间源时钟延时数据路径延时数据路径延时包括所有从起点到终点的单元(cel)和线(ne延时。在时序报告中, Vivado将 setup时序考虑为数据路径的一部分。相应的,数据到达和要求时间的公式为:Data Required Time (setup)= destination clock capture edge time+destination clock path delayclock uncertaintyData Arrival Time(setup)= source clock launch edge timesource clock path delay+ datapath delaysetup timeSetup裕量是指要求时间和实际抵达时间的差值:Slack (setup)= Data Required Time -Data Arrival Time在输入数据引脚寄存器上 Setup裕量为负值,说明寄存器有可能锁存到未知的值跳转到错误状态Hod检查Hod裕量的计算与 setup裕量计算直接相关。当 setup分析证明了在最悲观的情况下数据可以被安全捕捉,hold分析确保了:同样的数据不可能被前面目地时钟沿错误的抓取下一个源时钟沿发送的数据不能被用来分析 setup的目的数据沿抓取因此,为了找到hold分析的时序路径,时序引擎考虑了所有为 setup分析的源和目的时钟沿结合的可能。对每一种可能的组合,时序引擎:检查发送沿和减去一个目的时钟周期的抓取沿之间的差值.检查了加上一个源时钟周期的发送沿和抓取沿之间的差值.只保留时间差值最大的发送沿和抓取沿hold路径要求示例采用page33中 setup路径要求示例中的时钟。对于 setup分析那仅有2个可能的时钟沿组合:Setup Path Requirement (S1)=1*T(clk1)-0*T(clk0)= 4nsSetup Path Requirement (S2)=2*T(clk1)-1*T(clk0)=2ns那么相应的hod要求如下:For setup s1:Hold path Requirement (Hla)-(1*T(clk1)-1*T(clk1))-0*T(clko)=onsHold Path Requirement (Hlb)=1*T(clkl)-(0*T(clk0)+I*T(clko))=-2nsFor setup $2:Hold Path Requirement (H2a)=(2*T(clk1)-1*T(clk1))-1*T(clko)2nsHold path Requirement(H2b)=2*T(clk1)-(1*T(clk0)+1*T(clk0))=-4ns从上面可以看出最大的要求时间是Ons,这正好与源时钟和目的时钟第一次上升沿相吻合。Hold路径要求示例,page36显示了 setup检查沿和他们相关的hold检查。cIko launch edgesHla S1 H1b/H2a522bclk1 capture edgesOns 2ns 4ns 6ns 8ns 10ns 12nsFigure 3-4: Hold Path Requirement Example此例中,最终的hod要求时间不是来源于最紧的 setup要求。这是因为所有可能的 setup沿都会被考虑在内,是为了找到最又挑战性的hod要求。正如在 setup分析中,数据要求时间和数据抵达时间是基于以下条件计算的:源时钟发送沿时间.目的时钟抓取沿时间源和目的时钟延时时钟不确定性数据延时.目的寄存器hod时间Data Required Time (hold)= destination clock capture edge timedestination clock path delayclock uncertaintyData Arrival Time (hold)= source clock launch edge timesource clock path delaydatapath delayhold timeHod裕量是要求时间和抵达时间的差值Slack (hold)= Data Arrival Time Data Required Time正的时序裕量意味着即使在最悲观的情况下数据也不会被错误的时钟沿抓取。而负的hold裕量说明抓取的数据错误,而且寄存器可能进入不稳定状态。矫正( recovery和移除( removal分析矫正和移除时序检查与 setup和hold检查相似,区别就是它们应用于异步数据管脚例如set或者clear o对于异步复位的寄存器.矫正时间是异步 reset信号为了锁定新数据已经切换到它的无效状态之后,到下一个有效时钟沿之间的最小时间。移除时间是在异步复位信号安全切换到其无效状态之前,到第一个有效时钟沿之后的最小时间。下面的等式描述了这两种分析的sack是如何计算的Recovery check下面的等式描述了下面如何计算:Data Required Time (recovery ) =destination clock edge start time+ destination clock path delayclock uncertaintyData Arrival Time (recovery )= source clock edge start timesource clock path delaydatapath delayrecovery timeSlack (recovery)= Data Required Time Data Arrival TimeRemoval checkData Required Time (removal)= destination clock edge start timedestination clock path delayclock uncertaintyData Arrival Time (removal)= source clock edge start timesource clock path delay+ datapath delayremoval timeSlack (removal)= Data Arrival Time -Data Required Time正如 setup和hold检査,一个负的 recovery裕量和 remova裕量说明寄存器可能进入亚稳态,并且将未知的电子层带入设计中。定义时钟时钟数字设计中,时钟提供了从寄存器到寄存器之间可靠的传输数据的时间参考。 Vivado ide时序引擎用时钟特征来:计算时钟路径要求以裕量计算的方式报告设计时序裕量更多信息,参考时序分析这章为了得到最精确的最大的时序路径覆盖,时钟必须合理的定义。可以用下面的特征定义时钟:源时钟是指定义在时钟驱动引脚或者时钟树跟端口的时钟时钟沿可以由周期和波形特性的组合描述周期是ns级的,与描述的波形的时间周期相匹配.时钟波形是在时钟周期里,在数ns内时钟上升沿和下降沿绝对时间的列表列表必须包含偶数个值。第一个值一般与第一个上升沿吻合,除非另外指定,默认的时钟占空比是50%相位是ns。如图4-1所示,ck0周期10ns,占空比50%,相位0ns。Ck1周期8ns,占空比75%,相位2ns。CIkO: period 10, waveform =10 5]CIk1: period =8, waveform=2850%50%ClaOns5ns10ns15ns25%75%clkbOns 2ns8ns 10ns16nsFigure 4-1: Clock Waveforms Example传播【 propagated clock)时钟周期和波形特征体现了时钟的理想特征。当时钟进入FPGA器件并且经过时钟树传播时候,时钟沿会有延时而且会随着噪声和硬件特性而改变。这些特点被称为时钟网络延时( latency)和时钟不确定{ uncertainty)时钟不确定性包含下面内容:clock jitterphase error任何额外指定的不确定Vivado会默认的将时钟作为传播时钟,这意味着,这是非理想的时钟。这么做是为了提供包含时钟树插入延时和不确定性的裕量的值。特定硬件资源

【实例简介】基与VC++6.0的MFC和SQL平台开发的超市收银系统，包括MFC和SQL的源代码以及操作步骤，资料完整！

EzCad激光标刻软件二次开发，与其他两份是一起的，请先下载这一部分，该部分是主体，没有其他两部分也是可以运行的，其他两部份只是在这基础上增加的两项功能

利用FAO Penman-Monteith计算日潜在（可能蒸散发）；算法根据《GBT 20481-2006 气象干旱等级》编写；可用IPCC数据作为输入测试；

我积分不够啊，下不了资源啊，有木有！！！分享一个非常简单的基于CLIPS的状态监测和故障诊断系统，可以作为入门CLIPS的Demo，已入门的或高手就不用看了。

Automotive SPICE PRM A-SPICE过程参考模型V4.5 中文版