蚁群算法实现三维路径规划Matlab源码

css角点详述，中科院使用教程，非常有帮助的

基于多径传输和多普勒频移的 瑞利（Rayleigh）信道的仿真

用matlab汉宁窗的带通滤波器的设计，希望有用

列车牵引计算标准，有相关开发列车运行系统的软件的朋友可以进行参考，

能运行的锂电池模型，单体锂电池模型。内涵SOC计算和等效电路

大一时候暑假自己做的，基于51单片机 红外遥控、寻迹、避障 等功能

本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码的功能。该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载，最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。资源包中附有

本资源为NSGA2的C语言代码，实验问题为ZDT1,ZDT2,ZDT3,ZDT6,DTLZ1,DTLZ2。

qualnet采用VS进行编译的说明文档，中文版，指导新手在VC的环境下将qualnet导入成一个项目进行代码修改与编译。

在labview程序运行过程中，内存会消耗越来越多，如果不及时清理，导致程序越来越慢，该方法是调用一个内存清空的dll。每调用一次就会将系统内存清空一次。