蚁群算法单路径和多路径路由

甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点 ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。

最新版ANSYS Maxwell19.2 使用教程, 内容非常详细,分享给大家.

旅游管理系统毕业设计论文，对项目进行需求分析，很适合毕业论文

用MFC写的简单通讯录程序，实现了基本的增、删、改、查功能。

灰色线性回归模型，将灰色和线性函数的性质结合在一起，是灰色更加准确

本资源包含一次项目研究的全部资料。详细分析了PeerSim的用法，并对当前P2P仿真状况进行了研究，最后，作为示例，作者设计了一个简单的P2P信任协议并移植到了PeerSim中，以使人们更加了解PeerSim的运行流程。资源中包含的代码都有详细的注释。本资源稍加修改就可作为一次本科毕业设计直接上交

【实例简介】华为产品visio面板图 在官网找到的

葛哲学 陈仲生 主编的《MATLAB时频分析技术及其应用》源程序代码，有时频分析工具箱和小波分析工具箱的详细使用方法，并以信号、图像、医学、雷达、故障诊断等领域为例展示了如何应用Matlab的时频分析工具来解决工程中的实际问题，时频分析入门的好帮手。

访问慕课网提供的一个json接口http://www.imooc.com/api/teacher?type=4&num=30，解析json，并将其显示在listview上，来自http://www.imooc.com/learn/406

上海大学计算机组成原理历年试卷，文档形式，内部资料。[X]补=0010011Y]补=00.11001:[-Y]补=10011(7分,过程4分,结果3分)被除数商说明0010011000000被除数与除数同号+1100111+[Y]补I1101000000*0余数语除数异号,商上011101000000*00左移1位011001上次商0,+Y]补011010000*01余数与除数同号,商10011010000*010左移1位+1100111上次商1,+Y]补0000001000*011余数与除数同号,商1000001000*0110左移1位+11001上次商1,十[-Y]补110100100*010余数与除数异号,商0+0010010上次商0,+Y]补11010110*01100余数与除数异号,商01010110冰011000左移1位011001商末位置1结果:0.110012、已知替换算法LRU当前的信息块在登记表中的排序为0、1、2、3、4、5,画图依次表示出在先后使用3、1、4时登记表中信息块排序的变化过程(0)(组分别是3、3、4分)原始使用3使用1使用440原则:把最近使用的资快提到最前面,替换最下面的3、已知内存地址为0~1M单元 Cache地址为01k单元,设每块为256个单元,设计一组组相连 Cache组织。(1)给出数学描述和说明(10)(2)出简图(图中的 Cache块和内存块应标明具体地址)(10描述(10分)具体分两组组相连映像方式是以组为单位,组与组间是直接映像组内是全相连映像例如, cache为4块将 cache分为两组每组512字节,分为两块此时取k=0,1则第j块内存地址映射为j=(i mod 2)*2+kk=0, 1图10分第1页(共6页)上海大学2003~2004学年秋季学期试卷(A卷)课程名:计算机组成原理学分:4(闭卷学号:姓名:院、系:成绩题号四五六七得分得、填空:(每格2分,共20分)l、存储器总体上按照存储介质分为2、存储器接到读/写命令到完成读/写操作所需要时间称为。存储器进行两次连续读/写操作所需要的最小间隔时间称为3、半导体动态RAM靠存储信息。4、直接由计算机硬件执行的程序是5、组成一个32K×8的存储器当分别选用1K×4位、16K×1位、2K×8位的三种不同规格的存储芯片时,各需片。得分、简答题(每题5分,共35分)1、画图并说明32位浮点数的规格化表示,并举例说明其精度及数据范围2、只读存储器分为那几类,各自的功能3、画图表小静态存储器地址信号首先选通时Adr、CS、Dout的开关特性信号次序)。并简述为什么试卷纸第2页(共6页)4、简述为保持 Cache和主存一致性而定义的 Cache的两种写入方式5、简述动态存储器刷新的两种工作方式6、简述段式和页式虚拟存储器的特点7、读写存储器的分类,各自的特点得分三、综合题(45)设X=0.10011,Y=0.11001写出一种两位定点乘法和一种位定点除法的计算过程并给出计算结果(15)FCLLUFLT.TV-了k平小T一廿性XJ试卷纸第3页(共6页)2、已知替换算法LRU当前的信息块在登记表中的排序为0、1、2、3、4、5,画图依次表示出在先后使用3、1、4时登记表中信息块排序的变化过程(10)。命题纸使用说明:1、字迹必须端正,以黑色碳素墨水书写在框线内,文字与试卷纸第4页(共6页)3、已知内存地址为0-M单元, Cache地址为0~1k单元设每块为256个单元,设计一组组相连 Cache组织。(1)给出数学描述和说明(10)(2)画出简图(图中的 Cache块和内存块应标明具体地址)(10)命题纸使用说明:1、字迹必须端正,以黑色碳素墨水书写在框线內,文字与草稿纸第5页(共6页命题纸使用说明:1、字迹必须端正,以黑色碳素墨水书写在框线内,文字与草稿纸第6页(共6贝丿