stm32f103modbus主机程序

模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法模糊层次分析法

verilog 数字钟设计，功能齐全（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；（2）可以调节小时，分钟。（3）能够进行24小时和12小时的显示切换。（4）可以设置任意时刻闹钟，并且有开关闹钟功能。（5）有整点报时功能，几点钟LED灯闪亮几下。（6）有复位按键，复位后时间从零开始计时，但闹钟设置时间不变。

应用泛函分析

为三个小车的编队控制仿真程序，均为m文件，在matlab下运行

基于zynq的HDMI输入输出例程代码，使用verilog语言

CAD在.NET平台二次开发的帮助文档，方便开发人员对类的认识和方法的运用，是一个很好的工具。

本文档是根据网上零散的FreeRtos嵌入式系统资料，整理成一个完整的FreeRtos系统嵌入式开发的文档，总共含附件分38章节，上传分享给大家

ITD分解matlab程序，完整的程序包，可运行，含有实例，用于信号的分解去噪。不懂得可以联系我

LZW完整压缩/解压缩算法，可以直接对文件操作！VS2013编译通过！

【实例简介】Simulink模块库中文简介,。Simulink 模块库包含有大部分常用的建立系统框图的模块，此文档简要介绍了常用模块。