SIFTPCA-SIFTSURF论文源代码

用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考

全球IGS跟踪站点分布图，各站点代码，及各站点的坐标全部包括在内。

采用矢量控制的双馈风电机组低电压穿越仿真

此文件为yolo模型（1-3）的pytorch实现以及ssd目标检测的pytorch实现

cplex教程，CPLEX中文教程.zip - ZIP 压缩文件, 解包大小为 2,665,176 字节

【实例简介】温湿度传感器DHT11读写Verilog驱动源码Quartus工程文件,FPGA读取DHT11温度湿度数据并通过数码管显示输出，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module top_dht11( input sys_clk , //系统时钟 input sys_rst_n, //系统复位 inout dht11 , //DHT11总线 input key , //按键 output [5:0] sel , //数码管位选信号 output [7:0] seg_led //数码管段选信号 ); //wire define wire [31:0] data_valid; wire [19:0] data ; wire [5:0] point ; //***************************************************** //** main code //***************************************************** //dht11驱动模块 dht11_drive u_dht11_drive ( .sys_clk (sys_clk), .rst_n (sys_rst_n), .dht11 (dht11), .data_valid (data_valid) ); //按键消抖模块 key_debounce u_key_debounce( .sys_clk (sys_clk), .sys_rst_n (sys_rst_n), .key (key), .key_flag (key_flag), .key_value (key_value) ); //按键控制温/湿度显示 dht11_key u_dht11_key( .sys_clk (sys_clk), .sys_rst_n (sys_rst_n), .key_flag (key_flag), .key_value (key_value), .data_valid (data_valid), .data (data), .sign (sign), .en (en), .point (point) ); //动态数码管显示模块 seg_led u_seg_led ( .clk (sys_clk), .rst_n (sys_rst_n), .seg_sel (sel), .seg_led (seg_led), .data (data), .point (point), .en (en), .sign (sign) ); endmodule

主要的计算智能方法，包括遗传编程、遗传策略和遗传算法。Evolutionary programming (EP), evolution strategies (ESs), and genetic algorithms (GAs),

关于杂波抑制的一种算法，clean算法是一种比较实用的杂波抑制算法

利用基于直方图的自适应阈值方法实现分割前景与背景，使用固定阈值和自适应阈值

利用backstepping算法设计的移动机器人轨迹跟踪控制器matlab源代码