使用RTMPdump(libRTMP)直播来自v4l2的摄像头数据

ArcGIS9.2的全套软件，并包含其破解文件，好的很与大家分享！

cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形

共享下STMCSDK_FUL全开源版本版本5.4.3是X-Cube-MCSDK v5.4.2版本的bug修复版。修正了基于STSPIN的6步示例，这些示例由于HAL驱动程序中API的更改而无法构建。修正了Workbench的一个问题，它阻止用户保存复杂的固件示例。复杂固件示例是包含在多个*.stmcx文件中的马达控制配置示例。这些通常是为Workbench生成的项目添加额外代码的示例。修正STM32G431CB器件不正确的HSE时钟设置。在Workbench中选择8 MHz作为振荡器频率实际上会导致将HSE设置为24 MHz。这会影响B-G431B-ESc1董事会。修正了S

包含完整的MATLAB程序，包括车牌定位，车牌识别，使用GUI界面人机交互很好。里面有很多车牌照片，都是可以正确识别出来的。我当年的毕设，可靠，完整，下载后可以直接运行。主程序名为xuliu。另外，我还上传了本程序的word说明书，https://download.csdn.net/download/qq_37508294/11088554

在matlab下仿真计算光纤的色散和自相位调制特性

用来测试的pcm文件,需要的得可以下载

这是郑阿奇C#程序设计教程的程序代码部分

基于BP神经网络的滚动轴承故障诊断，内附故障数据

学习网路基础tcp/ip,可以用来模拟黑客攻击仅供测试使用。

耗费差不多60小时以上写的，每天写到凌晨2点，每个细节和用户体验都考虑到，绝对不是你们下载所看到的那些粗糙的界面和功能，我手动添加数据超过100多，测试记录上200多次，每个细节和功能体验都做到最完美，用VS2010编译，可获得win7下的透明界面，压缩包里面有数据库文件，数据库配置方法，课程设计说明书，还有源代码，完全由自己独立完成。绝无雷同版，仅供参考