并网逆变器完整设计资料

北斗3号B1C信号测距码生成中，无论是数据分量还是导频分量都用到weil码，本程序仿真B1C数据分量主码的weil码，通过输出头24码片和后24码片与B1C接口文档中的表5-2比较是一致的。

MMC-HVDCmatlab仿真，模型预测控制，论文和仿真相对应

实现对试题的添加、删除、修改、条件查询以及按照出卷人要求自动生成试卷的功能，可以将生成的试卷保存为TXT文件输出

【实例简介】本系统以全桥逆变电路为功率变换核心，采用准同期并列方式通过对电网电压检测实现并网，利用数字式闭环反馈调节方式实现对并网输出功率的调节。数字电路采用单片机和FPGA结合的方式，实现对各路电参数的实时监测和反馈控制，并为并网动作和过流保护动作提供控制。系统强电与弱电相互隔离，输出电压稳定，电流THD小于5%，功率因数高达98%，效率可达到85%以上。

ndNote是一款用于海量文献管理和批量参考文献管理的工具软件，自问世起就成为科研界的必备武器。在前EndNote时代，文献复习阶段从各大数据库中搜集到的文献往往千头万绪、或重复或遗漏，难以管理，阅读所作的笔记则分散各处，难以高效地进行有机整合。到写论文时，大量的文献引用往往复杂异常，尤其修改时，牵一发而动全身。这些难题，EndNote可以凭一己之力，彻底解决。

低成本 STM32F030C8T6 最小系统

《systemverilog验证》讲解了SystemVerilog语言的工作原理。介绍了类、随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方而提供了很多引导性的建议。《systemverilog验证》借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择**的方法达到尽可能高的覆盖率。而且，重点演示了如何使用面向对象编程（OOP）的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的接口技术。

利用Microsoft Visual C++语开发一个视频播放器程序，程序可以实现数字视频的采集、预览、压缩编码、解压、回放以及抓取单帧图片保存等功能。实训程序根据用户设置的压缩编码参与，对原图压缩后视频，双窗口对照显示压缩效果。

spss 中文教程spss 中文教程spss 中文教程spss 中文教程spss 中文教程spss 中文教程spss 中文教程spss 中文教程

【实例简介】DSP2812中文数据手册