QQ可用 Directshow实现的虚拟摄像头（win10+vs2013,c++代码）增加图片选择

设计一个虚拟存储区和内存工作区,编程序演示下述算法的具体实现过程,并计算访问命中率：要求设计主界面以灵活选择某算法，且以下算法都要实现1）先进先出算法（FIFO）2）最近最久未使用算法（LRU）3）最佳置换算法（OPT）

本程序使用FLAASH接口，利用IDL实现了MODIS数据的大气校正，压缩包内包含数据以及完整代码，代码在ENVI5.3 SP1以上版本运行

基于均匀圆阵的酉阵music算法 通过预处理 将复数问题转化为实数问题 减少的运算量

本文档是DSP产生SPWM的相关程序，非常适合初步学习者学习相关的DSP编程，对认识SPWM编程有很好的效果

本系统基于SSH的网上图书商店，压缩包包含文档和源代码，数据库只需按照要求即可运行，对于课程设计和毕业设计的帮助很大，大家可以下载看看

直流电磁阀控制电路，用89C52单片机汇编程序即可实现

主要功能房屋中介管理系统是一款非常实用的房屋中介软件。使用该软件，不仅可以详细地记录房源信息、用户信息等，同时还能够自动查找和客户需求相匹配的房源，在方便客户的同时又提高了使用者的工作质量和效率。本系统属于小型的数据库系统，可以对房源和租赁人等进行有效的管理。业务流程在使用本系统时，请按照以下流程进行操作：（1）选择“员工信息”/“录入员工信息”菜单项，在弹出的模块中添加员工信息。（2）选择“员工信息”/“所有员工信息”菜单项，在弹出的模块中可以查看、修改、删除所有员工信息。在“权限”下拉列表中有两个选项，其中“经理”代表管理员，“员工”代表普通用户。管理员与普通用户的区别在于，普通

【实例简介】高密度BGA封装的PCB权威教程； 有详细的讲述FBGA144 484等封装的各种布局布线介绍，能够帮助你提高对BGA封装PCB设计的认识

v2.4版本的onvif源代码，实现了客户端和服务器的发现功能。

cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形