登录
首页 » VHDL » 32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考...

32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考...

于 2023-09-04 发布 文件大小:807.30 kB
0 256
下载积分: 2 下载次数: 1

代码说明:

32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • flash
    本程序是fpga控制flash的读写程序,包括了程序和仿真时的测试文件(fpga flash)
    2013-07-21 14:47:36下载
    积分:1
  • polar_SC译码
    该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)
    2021-02-17 13:49:46下载
    积分:1
  • VHDL的食谱
    The VHDL Cookbook First Edition July, 1990 Peter J. Ashenden Dept. Computer Science University of Adelaide South Australia
    2023-02-13 13:30:04下载
    积分:1
  • HDB3
    HDB3 encoder and decoder(HDB3 decoer)
    2020-11-11 12:29:45下载
    积分:1
  • AND
    this is "AND" gate implementation in VHDL
    2012-12-23 00:59:12下载
    积分:1
  • uvm_use_pipelined_ahb
    一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本(one sample example about ahb,include every component and compile script)
    2020-10-21 12:17:24下载
    积分:1
  • pulse_change
    用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS-(use VHDL to achieve controllable pulse width of a simple process simulation environment Segments-)
    2005-07-24 11:53:57下载
    积分:1
  • cic_dec_8_five
    CIC抽取滤波器,抽取系数8,verilog版本,用于数字下变频(CIC decimation filter, extraction coefficient of 8, verilog version, for digital down-conversion)
    2010-03-02 12:53:31下载
    积分:1
  • elevator-control
    三层电梯的详细电路 Foundation版 包括强行开关门打断(Elevator control Foundation project)
    2011-09-26 17:57:56下载
    积分:1
  • 这里有一个实例
    here is a VHDL example
    2023-08-26 14:35:05下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载