网站首页

XLINX V5 芯片的DDR SDRAM参考设计

于 2023-08-29 发布文件大小:452.17 kB

 0  177

下载积分: 2 下载次数: 1

我要下载

代码说明：

The xapp851.zip archive includes the following subdirectories. The specific contents of each subdirectory below: tl - HDL design files sim - simulation files synth - Synthesis related files par - Place/Route related files 以及DDR SDRAM控制器设置.pdf文件

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

tb_axi4
介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)

2020-07-03 08:40:01下载

积分：1
基于verilog的LU分解LUdecompose
基于verilog的LU分解,本文件包括详细的程序代码，运行文件，以及详细的文档(LU decompose based on verilog)

2020-07-07 12:58:57下载

积分：1
alu
this is the vhdl code for the arithmetic logic unit.enjoy!

2013-08-22 18:51:35下载

积分：1
关于vhdl的一些例子
关于vhdl的一些例子-on some of the examples of VHDL

2022-01-28 04:13:20下载

积分：1
SinglePeriodCPU
说明： verilog语言书写，单周期CPU源码(single period CPU)

2020-11-25 11:59:32下载

积分：1
《Verilog HDL 程序设计教程》3
《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3

2023-02-08 02:25:03下载

积分：1
基于ＦＰＧＡ，实现了移位除法的功能，程序接口简单，十分好用，已经验证。...
基于ＦＰＧＡ，实现了移位除法的功能，程序接口简单，十分好用，已经验证。-Based on the FPGA, to achieve the division of functional shift, the program interface is simple, very easy to use, has already been verified.

2022-10-14 07:10:02下载

积分：1
FIR_poroje
this project is about FIR FIlter By VHdl codes in the ISE.

2013-09-29 19:25:16下载

积分：1
multiplier
参数可配置的sequential 乘法器和booth 乘法器(verilog source code with configurable parameters for sequential multiplier and booth multiplier )

2011-12-08 15:14:04下载

积分：1
FPGA-basedhardwareimplementationofneuralnetworks
基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考(FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works)

2009-04-15 05:44:09下载

积分：1

696516资源总数
106914会员总数
0今日下载

XLINX V5 芯片的DDR SDRAM参考设计

0 个回复

热门标签

热门下载