-
apb timer
说明: 是基于apb总线下的timer外设的rtl代码,主要包括apb_timer的master逻辑verilog,以及相应的开发文档,包括寄存器的描述,功能特性等。(RTL code is based on timer peripheral under APB bus, which mainly includes master logic Verilog of apb_timer and corresponding development documents, including the description of registers, functional characteristics and so on.)
- 2019-01-25 16:54:02下载
- 积分:1
-
Servo
VHDL servo control from
technique of Pulse Width Modulation (PWM )
- 2014-10-10 15:34:33下载
- 积分:1
-
vga example for altera
altera的vga示例
- 2022-08-03 13:31:56下载
- 积分:1
-
yangxiaoniu
杨小牛大神的软件无线电,做信道化或者宽带数字接收机的可以下载(Software Radio written by XiaoNiu Yang,people who deal with channelization or wideband digital receiver can download)
- 2016-08-26 16:20:21下载
- 积分:1
-
modelsim的使用如何操作使用和安装如何安装
ModelSim的使用如何操作和使用以及安装如何安装
- 2023-08-09 04:45:02下载
- 积分:1
-
三角波的产生
这是源代码,该代码为三角波的一代,在 VHDL 写。欢迎下载。谢谢你的支持。
- 2022-08-03 08:08:41下载
- 积分:1
-
EEPROM_at25320a
Commponent for drivering EEPROM memory AT25320 from Avalon bus.
- 2013-11-22 00:04:04下载
- 积分:1
-
RAM控制的VHDL实现 真的很有用
RAM控制的VHDL实现 真的很有用 -VHDL implementation of the RAM control true true useful useful
- 2023-09-01 03:40:03下载
- 积分:1
-
使用Virtex-5 FPGA高级加密标准算法的高效实现
应用背景在本文中,一个高性能和高度优化Rijndael AES算法的硬件实现了设计并实现Xilinx Virtex-5 xc5vlx50FPGA器件。设计采用模块化利用VHDL语言的方法。设计工作正确如图所示。这个所提出的设计的性能进行评估的基础上吞吐量和面积。我们的设计利用了速度339.087兆赫,这意味着吞吐量4.34用399片Virtex-5 FPGA面积Gbps。关键技术本文提出了一种有效的Rijndael算法的硬件实现高级加密标准(AES)加密算法采用最先进的现场可编程门阵列(FPGA)。在非常高速集成电路设计的设计硬件描述语言(VHDL)。时序仿真进行验证所设计的电路的功能。性能评估也做了吞吐量和区域。在国家的最先进的Xilinx Virtex-5实现设计(xc5vlx50ffg676-3)FPGA实现吞吐量4.34千兆位/秒,总共使用了399片。
- 2022-02-20 11:10:20下载
- 积分:1
-
Xilinx PicoBlaze的解释
Xilinx picoBlaze explained
- 2022-01-26 03:15:36下载
- 积分:1