-
数控插补器设计
实现x轴,y轴的两项脉冲控制,利用圆弧插补法,基于verilog语言编程,很好的实现插补算法。程序可以在modelsim中仿真,显示所需输入输出信号及clk时钟、start开始、busy终止信号
- 2023-05-25 06:05:03下载
- 积分:1
-
FPGA控制LCD_Panel
本人上网下载下来并调试过的,完全实现NIOS 点亮LCD_Panel,附件是驱动部分。
- 2023-02-05 21:30:03下载
- 积分:1
-
有限状态机
有限状态机的一段式、二段式以及三段式写法的对比
- 2022-02-13 17:05:25下载
- 积分:1
-
CAN总线开发代码 can-sja1000
CAN总线开发代码,FPGA与sja1000通信,可实现CAN的接收和发送。(The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.)
- 2021-04-14 17:08:55下载
- 积分:1
-
verilogexample
verilog学习资料。附带简单的源代码列子,可以直接使用和仿真。(verilog learning materials. Source code with a simple Lie Zi, and simulation can be used directly.)
- 2011-05-26 11:53:24下载
- 积分:1
-
第十一部分 SDRAM读写例程
SDRAM即同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。因为SDRAM具有存取速度大大高于FLASH存储器, 且具有读/写的属性, 因此SDRAM在系统中主要用于程序的运行空间,大数据的存储及堆栈。SDRAM是高速的动态随机存取存储器, 它的同步接口和完全流水线的内部结构使其拥有极大的数据速率, SDRAM的时钟频率可以达到100Mhz以上, 一片16位数据宽度的SDRAM的读写数据带宽达到1.6Gbit/s。
- 2022-05-09 09:53:40下载
- 积分:1
-
SRAM
进阶实验之SRAM测试,由verilog编写,可直接对sram进行存写(Advanced SRAM test experiments, written by the verilog, can be stored directly on the sram write)
- 2011-08-18 01:58:56下载
- 积分:1
-
一种新型基于双口ram的异步fifo
应用背景传统的异步FIFO,把读写地址信号同步后再进行同步比较以产生空满标志,工作频率低、面积大;由于读写地址的每一位都需要两级同步电路,大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的FIFO。关键技术当读、写指针相等也就是指向同一个内存位置时,FIFO可能处于满或空两种状态,必须区分FIFO是处于空状态还是满状态。本代码的做法是把读、写地址寄存器扩展一位,最高位设为状态位,其余低位作为地址位。当读写指针的地址位和状态位全部吻合时,FIFO处于空状态;当读写指针的地址位相同而状态位相反时, FIFO处于满状态。由于读写指针是读写地址转换成格雷码的形式,状态为为高两位。并且经过了modelsim验证,附带源码和测试代码。
- 2023-07-03 17:50:03下载
- 积分:1
-
视频编解码lamda计算
视频编解码设计中会有涉及到图像操作代价的计算,其中通用算法lamda的计算是一个可以模块化设计的模块,代码就是实现这个功能而设计的。
- 2022-10-24 23:30:03下载
- 积分:1
-
Sdram_Control_4Port
使用verilog HDL写的sdram(SDR)的控制器源代码,具有很好的可移植性,试验的例子已经通过QuartusII 9.0编译通过,可以运行在cycloneII上(Controller source code using verilog HDL written in the sdram (SDR), has good portability, test examples via the QuartusII 9.0 compiler, you can run in cycloneII)
- 2012-05-14 15:36:09下载
- 积分:1