登录
首页 » Verilog » uartfifo使用fifo进行uart通信

uartfifo使用fifo进行uart通信

于 2022-02-21 发布 文件大小:894.58 kB
0 140
下载积分: 2 下载次数: 2

代码说明:

使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • eBook_Verilog_HDL--Guide_to_Digital_Design_Synthes
    说明:  对于有经验的用户和新用户写的,这本书给您的Verilog HDL的广泛报道。该书强调了实际设计和验证的角度,而不是只注重Verilog的语言方面。(Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. )
    2010-04-15 01:27:30下载
    积分:1
  • ALOHA
    this program is a simulation for Aloha
    2012-11-13 11:38:10下载
    积分:1
  • SPI MCU
    SPI slave接口协议,基于verilog,调试可用
    2022-02-10 07:47:32下载
    积分:1
  • div_fru
    介绍分频器的好资料。不光有奇数分频、偶数分频,还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。(Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not a problem.)
    2010-06-17 21:52:55下载
    积分:1
  • Advanced-FPGA-Design
    Advanced FPGA Design - Architecture, Implementation, and Optimization(Advanced FPGA Design- Architecture, Implementation, and Optimization)
    2015-04-13 16:00:33下载
    积分:1
  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • QAMMod
    QAM调制,解调matlab代码,包含BPSK,QPSK,16QAM,64QAM,256QAM,1024QAM,4096QAM。其中调制方式。代码通过验证。(QAM modulator,demodulator)
    2020-10-26 16:59:59下载
    积分:1
  • 8 位阵列乘法器的 Verilog 代码
    我写的 verilog 8 位阵列乘法器。接受两个 8 位数字,并给出 16 位的结果。
    2022-01-25 16:20:13下载
    积分:1
  • clk_generator
    时钟分频代码,PWM产生 RTL 源代码。(clock divider,PWM generator RTL Source Code)
    2013-08-18 09:29:42下载
    积分:1
  • DATA_scramble
    扰码器的verilog实现,参考802.11a相关标准(Scrambler in verilog implementation)
    2009-12-20 16:44:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载