uartfifo使用fifo进行uart通信
于 2022-02-21 发布
文件大小:894.58 kB
0 133
下载积分: 2
下载次数: 2
代码说明:
使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论


