编码的 booth 型乘法器

this project is about FIR FIlter By VHdl codes in the ISE.

温度传感器TMP121控制代码——Verilog产品验证过

用三个按键控制pwm输出 key0控制是选着显示/改变频率或占空比 key1控制增加 key2控制减少 数码管显示频率或占空比 频率单位默认Hz（500-20KHz） 占空比范围（0.1-0.9）(Control PWM output with three keys Key0 controls display/change frequency or duty cycle optionally Key1 controls the increase Key2 controls are reduced Digital tube display frequency or duty ratio Frequency unit default Hz (500-20khz) Duty cycle range (0.1-0.9))

黑金的adda模块资料，质量不错，做电路板的可以作为参考(Black gold ADDA module data)

VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)

PID算法控制点击速度，PWM脉宽调制方法(PID algorithm to control the motor Speed)

实践的打井不工作，只是尚未尝试测试出多一点，不是最后的版本 ！

真是基于matlab的QPSK，格雷码，瑞利衰减信道，加性高斯白噪声仿真(Really based on matlab QPSK, Gray code, Rayleigh fading channel additive white Gaussian noise simulation)

这是一个代码，采用Xilinx公司的产生随机数。这种形式可以让你产生随机整数。来自大气噪声的随机性，这对许多目的比通常使用的计算机程序的伪随机数算法。

TEXIO study testbench passed VHDL FPGA CPLD simulation Altera quartus